集成電路制造技術(shù)集成電路制造技術(shù)JICHENGDIANLUZHIZAOJISHU——原理與工藝哈爾濱工業(yè)大學(xué)/田麗工藝集成JICHENGDIANLUZHIZAOJISHU第11章金屬及金屬性材料在芯片上的應(yīng)用被稱為金屬化，形成的整個金屬及金屬性材料結(jié)構(gòu)稱金屬化系統(tǒng)。金屬化材料可分為三類：互連材料指將同一芯片內(nèi)的各個獨立的元器件連接成為具有一定功能的電路模塊；接觸材料是指直接與半導(dǎo)體材料接觸的材料以及提供與外部相連的連接點；12MOSFET柵電極材料是作為MOSFET器件的一個組成部分，對器件的性能起著重要作用。311.1金屬化與多層互連布線材料有低的電阻率和良好的穩(wěn)定性；布線應(yīng)具有強的抗電遷移能力；布線材料可被精細刻蝕，并具有抗環(huán)境侵蝕的能力；布線材料易于淀積成膜，粘附性要好，臺階覆蓋要好，并有良好的可焊性。集成電路對互連布線有以下要求：11.1.1布線技術(shù)11.1金屬化與多層互連鋁的應(yīng)用優(yōu)點導(dǎo)電性好；與p+Si、n+Si(>5*1019)或Poly-Si能形成歐姆接觸；光刻性好；黏附性好；易淀積，刻蝕；鋁表面有致密穩(wěn)定的氧化鋁。缺點抗電遷移性差；有尖楔現(xiàn)象；臺階覆蓋性較差；耐腐蝕、穩(wěn)定性較差。工藝EB蒸鍍，磁控濺射，退火來提高粘附性和減小與Si的接觸電阻。11.1金屬化與多層互連鋁的應(yīng)用Si在Al薄膜中的擴散系數(shù)比在Al晶體中大退火溫度400~500℃Al與Si表面的SiO2發(fā)生反應(yīng)SiO2+4Al→3Si+2Al2O3優(yōu)點Al/Si接觸電阻降低；改善Al引線與下面的SiO2黏附性11.1金屬化與多層互連1.電遷移現(xiàn)象小丘組織空洞組織在大電流密度作用下金屬化引線的質(zhì)量輸運現(xiàn)象。質(zhì)量輸運沿電子流方向，結(jié)果在一方形成空洞，另一方形成小丘。中值失效時間MTF指50%互連線失效的時間：11.1金屬化與多層互連電遷移效應(yīng)解決方法（一）Al膜結(jié)構(gòu)的影響和“竹狀”結(jié)構(gòu)的選擇“竹狀”結(jié)構(gòu)的Al引線，可使MTF值提高二個數(shù)量級(1)“竹狀”結(jié)構(gòu)(2)常規(guī)結(jié)構(gòu)不同鋁引線薄膜截面結(jié)構(gòu)11.1金屬化與多層互連電遷移效應(yīng)解決方法（續(xù)）采用適當(dāng)工藝淀積Al膜EB蒸鍍的Al的晶粒的優(yōu)選晶向為（111），比濺射Al薄膜MTF大2-3倍。；Al-Cu(Al-Si-Cu)合金；加入1-2％Si和4％Cu，這些雜質(zhì)在鋁的晶粒間界分凝，可降低鋁原子在晶粒間界的擴散系數(shù)，使MTF值提高一個量級。三層夾心結(jié)構(gòu)：在兩層鋁薄膜之間增加一個約500?的過渡金屬層(如Ti，Hf，Cr或Ta等)11.1金屬化與多層互連2.穩(wěn)定性硅在鋁中具有一定的固溶度，若芯片局部形成“熱點”，硅會溶解進入鋁層中，致使硅片表面產(chǎn)生蝕坑，進而出現(xiàn)尖楔現(xiàn)象，造成淺結(jié)穿通?？朔@種影響的主要方法：選擇與半導(dǎo)體接觸穩(wěn)定的金屬類材料作為阻擋層在金屬鋁中加入少量半導(dǎo)體硅元素，使其含量達到或接近固溶度10.1金屬化與多層互連尖楔現(xiàn)象T＝500℃，t＝30min，A＝44μm2，w=5μ

m，d＝1μ

m．z=0.3μm

。由Al/Si接觸的物理現(xiàn)象引起：Si在Al中的溶解度較高、擴散系數(shù)較大；11.1金屬化與多層互連尖楔現(xiàn)象的解決方法采用Al-Si或Al-Si-Cu合金注意：Si的分凝問題A1多晶硅SiO2A1多晶硅SiO2A1多晶硅SiO2多晶硅SiO2再結(jié)晶鋁-摻雜多晶硅雙層金屬化結(jié)構(gòu)必須為A1-重磷(砷)摻雜多晶硅結(jié)構(gòu)，磷(砷)在多晶硅晶粒間界中分凝，使晶粒間界中的硅原子的自由能減小，降低了這些硅原子在鋁中的溶解度。A1-未摻雜多晶硅接觸，在退火過程中硅原子的溶解、輸運、再結(jié)晶過程11.1金屬化與多層互連尖楔現(xiàn)象的解決方法（續(xù)）鋁-阻擋層結(jié)構(gòu)：Al/阻擋層/Al-Si-CuAl/TiN/CoSi2多層歐姆接觸(b)Al/CoSi2和Al/TiN/CoSi2結(jié)構(gòu)p-n結(jié)漏電流的對比漏電流/(μA)作用時間/hAl-阻擋層結(jié)構(gòu)11.1金屬化與多層互連11.2集成電路中的隔離IC是將多個元件如晶體管、電阻、電容等，集成在一個芯片上，各個元件間必須進行電隔離。電隔離工藝是由多個單項工藝組的工藝模塊。當(dāng)前常用的隔離工藝有四種：PN結(jié)隔離場區(qū)隔離絕緣介質(zhì)隔離溝槽隔離P+-SiP-SiN-SiN+-SiSiO2隔離島隔離墻pn結(jié)隔離11.2集成電路中的隔離pn結(jié)隔離特點、用途工藝成熟，方法簡單，成品率高，實現(xiàn)了平面隔離。pn結(jié)有反向漏電現(xiàn)象，反向漏電受溫度、輻射等外部環(huán)境影響大，12密度低，有寄生電容。3用途：雙極型集成電路多采用pn結(jié)隔離，各元件作在隔離島上，由隔離墻形成的pn結(jié)隔離；一些其它低密度的、低成本的IC。11.2集成電路中的隔離場區(qū)隔離是柵氧的7-10倍厚P-Si“場”氧寄生的厚氧MOSFETMOSFET及相鄰的寄生場效應(yīng)晶體管示意圖MOS電路無pn結(jié)隔離，集成度高，但會形成寄生場效應(yīng)晶體管；11.2集成電路中的隔離防止方法之一就是提高寄生管的開啟電壓。工藝措施：增加場區(qū)二氧化硅層的厚度；增大氧化層下溝道的摻雜濃度，形成溝道阻擋層。場區(qū)隔離方法----局部氧化（LOCOS,LocalOxidationofSilicon）分立器件的氧化工藝是在整個硅片表面制備二氧化硅薄膜，而集成電路工藝中的氧化有時是在局部進行，如MOS型電路中以氮化硅作為掩蔽膜的局部氧化技術(shù)。11.2集成電路中的隔離P-Si局部氧化隔離（LOCOS工藝）硅襯底硅襯底硅襯底氧化淀積氮化硅Si3N4注入B硅襯底SiO2SiO2氧化鳥嘴去除氮化硅P+11.2集成電路中的隔離鳥嘴現(xiàn)象厚為0.5-0.6um的場氧化層約有0.5um的鳥嘴。鳥嘴區(qū)屬于無用的過渡區(qū)，既不能作為隔離區(qū)，也不能作為器件區(qū)，這對提高集成電路的集成度極其不利；同時場氧化層的高度對后序工藝中的平坦化也不利。

11.2集成電路中的隔離側(cè)墻掩蔽隔離工藝熱生長SiO211.2集成電路中的隔離淺槽隔離shallowtrenchisolation,STI淺槽隔離工藝流程淀積保護層(Si3N4)+緩沖層(SiO2)光刻/刻蝕隔離區(qū)刻蝕溝槽Si3N4SiO2SiSi器件區(qū)隔離區(qū)刻蝕溝槽CVD淀積氧化層CMP去除Si3N4和多余SiO2及保護層11.2集成電路中的隔離深槽隔離(Deeptrenchisolation,DTI)固定寬度的深槽：最小的N+/P+間隔對刻蝕工藝要求嚴格：側(cè)壁光滑；夾角不大于85°11.2集成電路中的隔離介質(zhì)隔離Dielectricisolation器件隔離的理想方法是將每個器件都完全包在絕緣材料中---SOI技術(shù)介質(zhì)隔離層SiO2

、Si3N4對溫度、輻射不敏感，介質(zhì)隔離電路耐高溫、抗輻射能力強。集成密度高，無寄生電容。介質(zhì)隔離工藝較為繁雜，成品率較低。多晶硅介質(zhì)隔離（DI）技術(shù)工藝11.2集成電路中的隔離11.3CMOS集成電路工藝集成CMOSIC的基本工藝模塊阱在襯底上形成的、摻雜類型與硅襯底相反的區(qū)域柵電極雙摻雜多晶硅柵工藝保證對稱性源漏結(jié)構(gòu)輕摻雜（LDD：LowDopingDrain）；源漏擴展結(jié)構(gòu)（S/DExtension）；暈環(huán)（Halo）或袋狀（Pocket）結(jié)構(gòu)自對準(zhǔn)和接觸自對準(zhǔn)指利用單一掩模版在硅片上形成多層自對準(zhǔn)結(jié)構(gòu)；利用硅化物（TiSi2，CoSi2，NiSi2，WSi2）形成良好的歐姆接觸，以減少串聯(lián)電阻11.3CMOS集成電路工藝集成CMOS反相器電路等效電路熱氧化層磷硅玻璃氮化硅多晶硅熱氧化層鋁外延層n+襯底n+p阱p+n阱(c)CMOS集成電路一般采用(100)晶向的硅形成N阱初始氧化淀積氮化硅層光刻1版，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，注磷、砷CMOS反相器電路形成P阱去掉光刻膠在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護而不會被氧化去掉氮化硅層P阱離子注入，注硼CMOS反相器電路推阱退火驅(qū)入----阱深度應(yīng)確保源和漏不使阱在垂直方向完全耗盡。去掉N阱區(qū)的氧化層CMOS反相器電路形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻場隔離區(qū)，非隔離區(qū)被光刻膠保護起來反應(yīng)離子刻蝕氮化硅場區(qū)離子注入熱生長厚的場氧化層去掉氮化硅層、薄氧化層CMOS反相器電路形成多晶硅柵生長柵氧化層淀積多晶硅光刻多晶硅柵刻蝕多晶硅柵CMOS反相器電路形成N、P管源漏區(qū)光刻，利用光刻膠將PMOS區(qū)保護起來離子注入磷或砷，形成N管源漏區(qū)光刻，利用光刻膠將NMOS區(qū)保護起來離子注入硼，形成P管源漏區(qū)CMOS反相器電路形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層淀積難熔金屬Ti或Co等低溫退火，形成TiSi2或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2CMOS反相器電路形成接觸孔化學(xué)氣相淀積硼磷硅玻璃層退火和致密光刻接觸孔反應(yīng)離子刻蝕硼磷硅玻璃，形成接觸孔CMOS反相器電路形成鎢塞淀積金屬鎢(W)，形成鎢塞CMOS反相器電路形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形CMOS反相器電路形成穿通接觸孔等離子加強的TEOS淀積(PETEOS)通過化學(xué)機械拋光進行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔CMOS反相器電路形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形合金CMOS反相器電路形成鈍化層在低溫條件下(小于300℃)淀積氮化硅光刻鈍化版刻蝕氮化硅，形成鈍化圖形CMOS反相器電路測試、封裝完成集成電路的制造工藝CMOS反相器電路11.4雙極集成電路優(yōu)勢：高速，驅(qū)動力強缺點：功耗大，集成度差基本工藝：在器件之間制備電隔離區(qū)----TTL，STTL,線性/ECL電路器件之間自然隔離的雙極IC工藝----I2L（集成注入邏輯）電路1211.4雙極集成電路制作埋層砷注入襯底P-SiSiO2初始氧化，熱生長厚度約為0.5-1μm的氧化層光刻1#版(埋層版)，利用RIE技術(shù)將光刻窗口中的氧化層刻蝕掉，并去掉光刻膠進行大劑量As+注入并退火，形成n+埋層11.4雙極集成電路生長n型外延層n外延層n+

埋層利用HF腐蝕掉硅片表面的氧化層將硅片放入外延爐中進行外延，外延層的厚度和摻雜濃度一般由器件的用途決定11.4雙極集成電路形成橫向氧化物隔離區(qū)光致抗蝕劑Si3N4SiO2n型外延層P熱生長一層薄氧化層，厚度約50nm淀積一層氮化硅，厚度約0.1μm光刻2#版(場區(qū)隔離版)11.4雙極集成電路形成橫向氧化物隔離區(qū)溝道隔斷區(qū)硼離子注入P利用RIE技術(shù)將光刻窗口中的氮化硅層-氧化層以及一半的外延硅層刻蝕掉進行硼離子注入11.4雙極集成電路形成橫向氧化物隔離區(qū)SiO2P+溝道隔離區(qū)P+nn去掉光刻膠，把硅