4.11

多柵結(jié)構(gòu)MOSFET與FinFET

Improvementsinshort-channelcontrolasthegatenumberisincreasedfromETSOItoGAA.Architectureswhichreducesource–draininteraction.多柵MOSFET的溝道區(qū)有多個表面被柵覆蓋，使柵電壓從多個方向?qū)系离妱葸M(jìn)行調(diào)節(jié)，從而增強(qiáng)對溝道區(qū)電荷的控制。為了增強(qiáng)柵級多個方向電場的控制作用，通常溝道區(qū)的橫截面尺寸要小于耗盡層寬度。4.11.1多柵MOSFET結(jié)構(gòu)平面體硅MOSFET結(jié)構(gòu)(a)與FINFET結(jié)構(gòu)(b)的比較

平面MOSFET與FINFET電學(xué)性能的比較英特爾第一代BulkFINFET——22nmIvyBridge處理器晶體管的剖面圖及仿真結(jié)構(gòu)圖第2代FinFET與第1代相比，通過減小Fin寬度并增加高度，在微細(xì)化的同時兼顧了電流驅(qū)動力的改善。柵極長度約為20nm。其另一個特點是，為了減小布線延遲，在層間絕緣膜中導(dǎo)入了氣隙。多柵MOS器件是利用多個方向的柵來控制溝道電場。實際上，雙柵SOIMOSFFT是從單柵薄膜全耗盡SOIMOSFET發(fā)展來的。為了克服FDSOIMOSFET背柵控制作用弱的問題，可以把背柵做成和正柵一樣的結(jié)構(gòu)，用同樣的薄柵氧化層和柵電極，并且兩個柵電極電連接在一起，共同用來調(diào)制溝道。由于雙柵器件與普通的平面工藝不兼容，實際上的多柵結(jié)構(gòu)器件一般制作成三柵FINFET結(jié)構(gòu)，如圖所示。4.11.2多柵結(jié)構(gòu)MOSFET的特征長度三柵FINFET結(jié)構(gòu)硅鰭的高是Hfin，寬為Wfin，如果器件Hfin<<Wfin，即硅鰭的高寬比很小，可以忽略左右側(cè)柵的影響，器件可以簡化為平面單柵器件來作近似分析；而如果Hfin>>Wfin,即硅鰭的高寬比很大，則可以忽略頂柵的影響，簡化為雙柵器件來作近似分析。目前工藝上應(yīng)用的FINFET結(jié)構(gòu)高寬比很大，所以，這里用雙柵器件來做近似。上一節(jié)已經(jīng)對單柵SOI器件進(jìn)行了分析。這里只對雙柵FINFET結(jié)構(gòu)進(jìn)行討論。設(shè)x是垂直于溝道向內(nèi)的方向，y是平行于溝道的方向，寫出二維泊松方程:在垂直表面的x方向，電勢變化較為平緩，可以采用簡單的拋物線函數(shù)來近似硅鰭與柵氧化層界面x=o處，滿足

界面處的電場，由柵壓和氧化層厚度決定

忽略頂柵的影響，在硅鰭中間，電場為零：求解上述三式，得出拋物線近似下的電勢分布

在上式中代入x=Wfin/2，可以得到硅鰭中心的電勢фC與表面勢фs的關(guān)系

也就是說，雙柵FINFET硅膜中心的電勢與表面勢呈線性關(guān)系。下圖是數(shù)值計算得到的沿溝道方向在硅鰭中心和表面的電子勢能分布。由圖可見，對電子而言，硅鰭中心的勢壘比表面勢壘更低，也更窄，且硅鰭較厚時更為明顯，故穿通泄漏電流大部分流經(jīng)硅鰭中心。其中，λ2為特征長度，與前面單柵SOIMOSFET的特征長度λ1具有相同的物理意義，且λ2<λ1，表明雙柵FINFET比單柵SOI器件更有利于抑制短溝道效應(yīng)。可以寫出以硅鰭中心表示的電勢分布代入二維泊松方程若統(tǒng)一以TSi表示硅層（鰭）厚度，則下表列舉了不同種類多柵器件的特征長度。以有效溝道長度Leff(a)和以有效溝道長度與特征長度之比Leff/λ(b)為衡量標(biāo)準(zhǔn)的不同種類器件的DIBL效應(yīng)由圖可見，如果以有效溝道長度與特征長度之比Leff/λ為橫坐標(biāo)，不同種類的器件能得到幾乎相同的DIBL數(shù)值。Leff/λ可以作為多柵器件按比例縮小因子，只要保證Leff/λ大于一定的值，就可以得到符合要求的短溝道特性。4.11.3.雙柵FINFET的亞閾值斜率在準(zhǔn)二維泊松方程中引入變量η(y)則有邊界條件：可得通過求通常情況下，滿足，硅鰭中心電勢極小值為得到硅鰭中心電勢極小值фm，電勢極值位于y0處：由于穿通泄漏電流經(jīng)過硅鰭中心，因而亞閾值斜率與硅鰭中心最低電勢фm有關(guān)，根據(jù)亞閾值斜率的定義，可得：上圖為亞閾值斜率與縮小參數(shù)α的關(guān)系，并與二維數(shù)值模擬的結(jié)果進(jìn)行比較，盡管數(shù)值模擬的離散性較大，仍然能與上式很好地吻合?？珊喕癁槠渲笑练Q為縮小參數(shù)4.11.4雙柵FINFET的按比例縮小盡管選擇不同的溝道長度和柵氧化層厚度，但只要器件尺寸縮小時保持同樣的縮小因子α的值，就可以得到同祥的亞閾值斜率S。圖給出了在保持α=3的情況下，針對不同溝道長度器件的柵氧化層厚度TOX和硅鰭寬度Wfin的設(shè)計允許窗口。TOX和Wfin允許的取值應(yīng)在給定溝道長度確定的曲線下方。也就是說，根據(jù)器件溝道長度從曲線下方選擇TOX和Wfin，就能夠保證器件小于70mV/decade的理想亞閾值斜率4.11.6圍柵MOS器件圍柵（GateAllAround,GAA或SurroundingGate,SG）MOSFET是使柵電極完全包圍一個很細(xì)的硅柱（溝道區(qū)）。它比雙柵MOSFET柵對溝道區(qū)的控制更強(qiáng)。垂直圍柵MOSFET等比例縮小理論為了分析硅柱中的電勢分布，應(yīng)在柱坐標(biāo)下求解泊松方程：假設(shè)在徑向電勢是拋物線函數(shù)，則有存在以下邊界條件：1）硅柱中心的電勢只是z的函數(shù)，即

2）硅柱中心電場為零：3）在硅-二氧化硅界面處的電場由下式?jīng)Q定：式中φGS是柵電勢，φS是表面勢，tSi是硅柱直徑。可以得到硅柱中心電勢分布滿足的方程：

其中

就是圓柱形圍柵MOSFET的特征長度，如果tSi>>2tox

，則特征長度可簡化為這表明圍柵MOSFET比雙柵MOSFET的特征長度可以減小30％左右。圍柵MOSFET可以用更短的溝道長度而保持和雙柵MOSFET一樣的亞閾值斜率。α3>2.3就等效于雙柵器件的α2>2.7。比較了圍柵和雙柵器件中允許的最小溝道長度與參數(shù)的