如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢_第1頁
如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢_第2頁
如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢_第3頁
如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢_第4頁
如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢_第5頁
已閱讀5頁,還剩5頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

第第頁如何實現(xiàn)基于FPGAVivado的74系列IP封裝呢?操作步驟

1.

新建工程項目

1)

雙擊桌面圖標(biāo)打開Viv(ad)o2023.2,或者選擇開始>所有程序>XilinxDesignTools>Vivado2023.2>Vivado2023.2;

2)

點擊‘CreateProject’,或者單擊File>NewProject創(chuàng)建工程文件;

3)

將新的工程項目命名為‘lab3’,選擇工程保存路徑,勾選‘Createproject(sub)directory’,創(chuàng)建一個新的工程文件夾,點擊Next繼續(xù);

4)

選擇新建一個RTL工程,勾選Donotspecifysourcesatthis(ti)me(不指定添加源文件),先不添加源文件。點擊Next繼續(xù);

5)

選擇目標(biāo)(FPGA)器件:xc7a35tcpg236-1或Basys3;

6)

最后在新工程總結(jié)中,檢查工程創(chuàng)建是否有誤。沒有問題,則點擊Finish,完成新工程的創(chuàng)建。

2.

添加源文件

1)

在左側(cè)FlowNavigat(or)中展開PROJECTMANAGER,選擇‘AddSources’;

2)

在AddSources窗口中,選擇‘Addorcreatedesignsources’,點擊Next;

3)

點擊‘CreateFile’,創(chuàng)建源文件;

4)

將源文件命名為‘four_2_input_nand’,點擊OK;

5)

點擊Finish,完成源文件創(chuàng)建;

6)

在模塊(端口)(I/O)定義窗口不做設(shè)置,點擊OK繼續(xù);

7)

在Sources窗格中,雙擊打開‘four_2_input_nand.v’文件,開始編輯;

8)

在右側(cè)的文本編輯框中,編輯代碼如下圖所示:

源代碼如下:

`timescale1ns/1psmodule

four_2_input_nand_gate

#(pa(ram)eter

DELAY

=

10)(

input

wire

a1,b1,a2,b2,a3,b3,a4,b4,

output

wire

y1,y2,y3,y4

);

nand

#DELAY

(y1,a1,b1);

nand

#DELAY

(y2,a2,b2);

nand

#DELAY

(y3,a3,b3);

nand

#DELAY

(y4,a4,b4);

endmodule

9)

編輯完成后,Ctrl+S保存;

10)

在FlowNavigator中,展開SYNTHESIS,點擊‘RunSynthesis’。彈出窗口使用默認(rèn)選項,點擊OK開始綜合。

11)

綜合完成后,點擊‘(Can)cel’關(guān)閉窗口。

3.

IP封裝

1)

在頂部工具欄中,點擊Tools>CreateandPackageNewIP;

2)

彈出的向?qū)Т翱冢c擊Next繼續(xù);

3)

選擇對當(dāng)前工程進(jìn)行封裝,點擊Next繼續(xù);

4)

選擇IP保存路徑,保持默認(rèn)設(shè)置,點擊Next繼續(xù);

5)

點擊Finish完成設(shè)置;

6)

設(shè)置IP參數(shù);

6.1在右側(cè)PackageIP窗口中,選擇Identif(ic)ation,按下圖設(shè)置:

6.2選擇Compatibility,如果已經(jīng)存在artix7、kin(te)x7、spartan7和zynq可以略過此步。否則需要按以下步驟添加:

6.2.1

選擇‘AddFamilyExplicity’

6.2.2在彈出窗口中勾選相應(yīng)的系列,Life-cycle選擇‘Production’。

6.3點擊OK完成添加,選擇ReviewandPackage,點擊‘PackageIP’完成對74LS00IP的封裝。

6.4完成后,系統(tǒng)提示封裝成功。

4.基于Tcl的封裝流程:

1)

打開Vivado2023.2,在底部TclConsole中依次執(zhí)行下列步驟完成對74LS00IP的封裝;

2)

在命令框依次輸入如下命令:

2.1

cdC:/Basys3_workshop/sources/lab3/

進(jìn)入到工作文件夾,文件夾中包含封裝IP所需的源文件

2.2

setip_name74LS00

設(shè)置IP名稱

2.3

setsource_filesfour_2_input_nand.v

設(shè)置源文件

2.4

setdescription"Four2-inputNANDgatewithDELAYconfigurationparameter"

對IP進(jìn)行功能描述

2.5

setreadme_filereadme.txt

添加readme文本文件

2.6setlogo_filexup_IPI.png

設(shè)置IPlogo圖片

2.7source./pa

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論