第三章組合邏輯電路思考題與習題參考答案[題3-1]解：圖P3-1：表D3-1真值表如表D3-1所示。輸入輸出0000111100011011000110110100000000000011[題3-2]解：圖P3-2(a)因為(a)圖是一位數(shù)值比較器(b)所以(b)圖是一位全加器[題3-3]解：圖P3-3：表D3-2真值表如表D3-2、表D3-3所示輸入輸出00000000010001101100100000101011010101011111111011011000110110001101110000100001表D3-3輸入輸出00000000010101011010101011111111000110110001101100011011000110111001011001101001所以圖P3-3(a)邏輯電路圖是2位二進制數(shù)等值比較器，當圖P3-3(b)邏輯電路圖是輸入信號A、B、C、D中含有偶數(shù)個0時，輸出時，輸出否則否則[題3-4]解：設(shè)4變量為A、B、C、D，輸出為F，根據(jù)題意，列真值表如表D3-4所示。表D3-4輸入輸出00000000010101000110110001100110100011010101011111111110001101100011011110010110根據(jù)真值表畫卡諾圖如圖D3-1所示。圖D3-1先構(gòu)成，然后構(gòu)成F邏輯圖如圖D3-3所示。圖D3-2[題3-5]解：設(shè)輸入信號為表D3-5；輸出信號為。根據(jù)題意列真值表如表D3-5所示。輸入輸出01可以用異或門實現(xiàn)。邏輯電路圖如圖D3-3所示。圖D3-3[題3-6]解：根據(jù)題意列真值表如表D3-6所示：表D3-6輸入輸出00001111000110110001101110010101根據(jù)真值表畫卡諾圖如圖D3-4所示圖D3-4化簡后表達式為：邏輯圖如圖D3-5所示。圖D3-5[題3-7]解：根據(jù)題意，有兩輸入(1)列真值表如表3-7所示：表D3-7，有4輸出輸入輸出001100001101001101111101根據(jù)真值表寫出表達式：邏輯圖如圖D3-6所示。圖D3-6(2)列真值表如表3-8所示：表D3-8輸入輸出001101010001000000010100根據(jù)真值表寫出表達式：邏輯圖如圖D3-7所示。圖D3-7[題3-8]解：根據(jù)題意，有4個輸入信號如表D3-9所示。，1個控制信號C，有4輸出。列出真值表表D3-9輸入輸出000000000100110100。。。。。。。。。1100XXXX0100010110。。。。。。。。。XXXX0111110000。。。。。1010。。。。。11001000。。。。100。。。。110010011010。。。。。11111XXXXXXXXXXXX根據(jù)真值表畫卡諾圖如圖D3-8所示。圖D3-8根據(jù)卡諾圖寫出表達式：畫出邏輯圖如圖3-9所示。圖D3-9[題3-9]解：根據(jù)題意，有4個輸入信號列出真值表如表D3-10所示表D3-10，有1個輸出。輸入輸出00000000010101011010101011111111000110110001101100011011000110110011111100xxxxxx用卡諾圖化簡如圖3-10所示。圖D3-10化簡后表達式為：邏輯電路圖為如圖3-11所示。圖D3-11[題3-10]解：根據(jù)題意，有5個輸入信號，有3個輸出信號。根據(jù)真值表直接寫出表達式：，,，電路圖如圖D3-12所示。圖D3-12[題3-11]解：根據(jù)題意，有3個輸入信號，有6個輸出信號。根據(jù)真值表，直接寫表達式：邏輯電路圖如圖D3-13所示。圖D3-13[題3-12]解：根據(jù)題意，有4個輸入信號列出真值表如表D3-11所示。，有1個輸出信號。輸入輸出00000000010101011000011011000110110010110XXX11010101111110110110001101011xx用卡諾圖化簡如圖3-14所示圖D3-14表達式為：電路圖如圖D3-15所示。圖D3-15[題3-13]解：根據(jù)題意，輸入地址應(yīng)為6位。設(shè)輸入地址碼為圖D3-16所示。，所設(shè)計的邏輯電路圖如圖D3-16[題3-14]解：設(shè)輸入編碼為，輸出編碼為。所設(shè)計的邏輯電路圖如圖D3-17所示。圖D3-17[題3-15]解：根據(jù)74LS151功能真值表作出Y波形圖如圖D3-18所示。圖D3-18[題3-16]解：（1）選取A,B,C作為地址選擇輸入端，將函數(shù)寫成標準與或式：邏輯電路圖如圖D3-19所示圖D3-19（2）選取A,B,C作為地址選擇輸入端，將函數(shù)寫成標準與或式：邏輯電路圖如圖D3-20所示圖D3-20[題3-17]解：選取A,B作為地址選擇輸入端，將函數(shù)寫成標準與或式：邏輯電路圖如圖D3-21所示圖D3-21[題3-18]解：根據(jù)題意，設(shè)輸入的4未二進制數(shù)為輯電路圖如圖D3-22所示。,輸出的8421BCD碼為所設(shè)計邏圖D3-22[題3-19]解：根據(jù)題意，設(shè)A,B,C對應(yīng)編碼輸入所設(shè)計邏輯電路圖如圖D3-23所示。，圖D3-23[題3-20]解：根據(jù)題意，所設(shè)計邏輯電路圖如圖D3-24所示。圖D3-24