1、 成績：計算機組成原理A形 成 性 考 核 冊專業(yè)： 學(xué)號： 姓名： 河北廣播電視大學(xué)開放教育學(xué)院（請按照順序打印，并左側(cè)裝訂）1 / 10計算機組成原理A作業(yè)1一、選擇題1.機器數(shù)（ ）中，零的表示形式是唯一的。A、原碼 B、補碼 C、移碼 D反碼2、某計算機字長16位，采用補碼定點小數(shù)表示，符號位為1位，數(shù)值位為15位，則可表示的最大正小數(shù)為（ ），最小負小數(shù)為（ ）。A、+（216-1），-（1-2-15） B、+（215-1），-（1-2-16）C、+（1-215），-1 D、+（215-1），-（1-2-15）3、加法器采用并行進位的目的是（ ）。 A、提高加法器的速度 B、快速傳遞

2、進位信號 C、優(yōu)化加法器結(jié)構(gòu) D、增強加法器功能4、組成一個運算器需要多個部件，但下面所列（ ）不是組成運算器的部件。 A、狀態(tài)寄存器 B、數(shù)據(jù)總線 C、ALU D、地址寄存器 二、判斷題（判斷下列說法是否正確，并說明理由）。1、ASCII編碼是一種漢字字符編碼。錯誤：ASCII編碼是一種西文字符編碼。2、一般采用補碼運算的二進制減法器，來實現(xiàn)定點二進制數(shù)加減法的運算。錯誤：采用補碼運算的二進制加法器，來實現(xiàn)定點二進制數(shù)加減法的運算。3、在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值精度越高。錯誤：階碼的位數(shù)越多，能表達的數(shù)值范圍越大；尾數(shù)的位數(shù)越多，能表達的數(shù)值精度越高。4、只有定點數(shù)運算才

3、可能溢出，浮點數(shù)運算不會產(chǎn)生溢出。錯誤：浮點運算也會產(chǎn)生溢出。三、簡答題。1、簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理。答：奇偶校驗碼原理：通常是為一個字節(jié)補充一個二進制位，稱為校驗位，通過設(shè)置校驗位的值為0或1的方式，使字節(jié)自身的8位和該校驗位含有1值的位數(shù)一定為奇數(shù)或偶數(shù)。在接收方，檢查接收到的碼字是否還滿足取值為1的總的位數(shù)的奇偶關(guān)系，來決定數(shù)據(jù)是否出錯。海明校驗碼原理：是在k個數(shù)據(jù)位之外加上r個校驗位，從而形成一個k+r位的新的碼字，使新的碼字的碼距比較均勻地拉大。把數(shù)據(jù)的每一個二進制位分配在幾個不同的偶校驗位的組合中，當(dāng)某一位出現(xiàn)錯誤，就會引起相關(guān)的幾個校驗位的值發(fā)生變化，這不但可以發(fā)現(xiàn)

4、錯誤，還可以指出哪一位出錯，為進一步糾錯提供了依據(jù)。2、簡述教材中給出的MIPS計算機的運算器部件的功能和組成。答：MIPS計算機的運算器部件的功能和組成：運算器的首要功能是完成對數(shù)據(jù)的算術(shù)和邏輯運算, 由其內(nèi)部的一個被稱之為算術(shù)與邏輯運算部件(英文縮寫為ALU)承擔(dān)；運算器的第二項功能，是暫存將參加運算的數(shù)據(jù)和中間結(jié)果, 由其內(nèi)部的一組寄存器承擔(dān)；為了用硬件線路完成乘除指令運算, 運算器內(nèi)一般還有一個能自行左右移位的專用寄存器, 通稱乘商寄存器。這些部件通過幾組多路選通器電路實現(xiàn)相互連接和數(shù)據(jù)傳送；運算器要與計算機其它幾個功能部件連接在一起協(xié)同運行, 還必須有接受外部數(shù)據(jù)輸入和送出運算結(jié)果的

5、邏輯電路。3、浮點運算器由哪幾部分組成？答：處理浮點數(shù)指數(shù)部分的部件、處理尾數(shù)的部件、加速移位操作的移位寄存器線路以及寄存器堆等組成。4、假定X=0.0110011*211，Y=01101101*2-10（此處的數(shù)均為二進制），在不使用隱藏位的情況下，回答下列問題： （1）浮點數(shù)階碼用4位移碼、尾數(shù)用8位原碼表示（含符號位），寫出該浮點數(shù)能表示的絕對值最大、最小的（正數(shù)和負數(shù)）數(shù)值； （2）寫出X、Y的浮點數(shù)表示。（1）絕對值最大：1111 0 1111111 1 111 1 1111111 絕對值最?。?001 0 0000000 0 001 1 0000000（2）X浮=01 011 00

6、110011 Y浮=00 110 01101101四、計算題1、將十六進制數(shù)據(jù)14.4CH表示成二進制數(shù)，然后表示成八進制數(shù)和十進制數(shù)。（14.4C）16=(10100.01001100)2=(24.23)8=(20.296875)102、對下列十進制數(shù)表示成8位（含一位符號位）二進制數(shù)原碼和補碼編碼。（1）17；（2）-17(1) (17)10=(10001)2(10001)原碼=010001（10001）補碼=（010001） （2）（-10001）原碼=10010001（-10001）反碼=11101110（-10001）補碼=111011113,、已知下列各【x】原，分別求它們的【x】

7、反和【x】補。（1）【x】原=0.10100；（2）【x】原=1.00111；（3）【x】原=010100；（4）【x】原=110100（1）x原=0.10100 x反=x補=0.10100（2）x原=1.00111 x反=1.11000 x補=1.11001 (3) x原=010100 x反=x補=x原=010100（4）x原=110100 x反=101011 x補=1011004、寫出X=10111101，Y=-00101011的雙符號位原碼、反碼、補碼表示，并用雙符號補碼計算兩個數(shù)的差。 x原x反x補y原y反1 1 1 0 1 0 1 0 0y補11010101兩數(shù)差：001110100

8、0計算機組成原理A作業(yè)2一、選擇題：1計算機硬件能直接識別和運行的只能是_程序。A機器語言 B匯編語言 C高級語言 DVHDL答：A2指令中用到的數(shù)據(jù)可以來自_（可多選）。A通用寄存器 B微程序存儲器 C輸入輸出接口 D指令寄存器E. 內(nèi)存單元 F. 磁盤答：A、C、E3匯編語言要經(jīng)過_的翻譯才能在計算機中執(zhí)行。A編譯程序 B數(shù)據(jù)庫管理程序 C匯編程序 D文字處理程序答：C4在設(shè)計指令操作碼時要做到_（可多選）。A能區(qū)別一套指令系統(tǒng)中的所有指令B能表明操作數(shù)的地址C長度隨意確定D長度適當(dāng)規(guī)范統(tǒng)一答：A、B、D5控制器的功能是_。A向計算機各部件提供控制信號 B執(zhí)行語言翻譯 C支持匯編程序 D完

9、成數(shù)據(jù)運算答：A6從資源利用率和性能價格比考慮，指令流水線方案_，多指令周期方案_，單指令周期方案_。A最好 B次之 C最不可取 D都差不多答：A、B、C二、判斷題：判斷下列說法是否正確，并說明理由。1變址尋址需要在指令中提供一個寄存器編號和一個數(shù)值。2計算機的指令越多，功能越強越好。×3程序計數(shù)器PC主要用于解決指令的執(zhí)行次序。4微程序控制器的運行速度一般要比硬連線控制器更快。×三、簡答題：1一條指令通常由哪兩個部分組成？指令的操作碼一般有哪幾種組織方式？各自應(yīng)用在什么場合？各自的優(yōu)缺點是什么？答：一條指令通常由操作碼和操作數(shù)兩個部分組成。指令的操作碼一般有定長的操作碼、

10、變長的操作碼兩種組織方式。定長操作碼的組織方式應(yīng)用在當(dāng)前多數(shù)的計算機中；變長的操作碼組織方式一般用在小型及以上的計算機當(dāng)中。定長操作碼的組織方式對于簡化計算機硬件設(shè)計，提高指令譯碼和識別速度有利。變長的操作碼組織方式可以在比較短的指令字中，既能表示出比較多的指令條數(shù)，又能盡量滿足給出相應(yīng)的操作數(shù)地址的要求。 2如何在指令中表示操作數(shù)的地址？通常使用哪些基本尋址方式？ 答：是通過尋址方式來表示操作數(shù)的地址。 通常使用的基本尋址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋址、變址尋址、相對尋址、間接尋址、堆棧尋址等。3為讀寫輸入/輸出設(shè)備，通常有哪幾種常用的尋址方式用以指定被讀寫設(shè)備？答

11、：為了便于CPU對外部設(shè)備的快速識別和選擇，即為讀寫輸入/輸出設(shè)備，必須對接口中所有可訪問的寄存器（I/O端口）進行編址。通常有兩種常用的編址方式用以指定被讀寫設(shè)備，一是I/O端口與主存儲器統(tǒng)一的編制方式，另一種是I/O端口與主存儲器彼此獨立的編制方式。4簡述計算機中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成和運行原理方面有何相同和不同之處？答：控制器主要由下面4個部分組成：（1）程序計數(shù)器（PC），是用于提供指令在內(nèi)存中的地址的部件，服務(wù)于讀取指令，能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。（2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲器讀出

12、來的指令內(nèi)容的部件，在執(zhí)行本條指令的整個過程中，為系統(tǒng)運行提供指令本身的主要信息。（3）指令執(zhí)行的步驟標記線路，用于標記出每條指令的各個執(zhí)行步驟的相對次序關(guān)系，保證每一條指令按設(shè)定的步驟序列依次執(zhí)行。（4）全部控制信號的產(chǎn)生部件，它依據(jù)指令操作碼、指令的執(zhí)行步驟（時刻），也許還有些另外的條件信號，來形成或提供出當(dāng)前執(zhí)行步驟計算機各個部件要用到的控制信號。計算機 整機各硬件系統(tǒng)，正是在這些信號控制下協(xié)同運行，執(zhí)行指令，產(chǎn)生預(yù)期的執(zhí)行結(jié)果。由于上述后兩個部分的具體組成與運行原理不同，控制器被分為硬連線控制器（又稱為組合邏輯的控制器）和微程序控制器兩大類。微程序的控制器和組合邏輯的控制器是計算機中兩

13、種不同類型的控制器。共同點：基本功能都是提供計算機各個部件協(xié)同運行所需要的控制信號；組成部分都有程序計數(shù)器PC，指令寄存器IR；都分成幾個執(zhí)行步驟完成每一條指令的具體功能。不同點：主要表現(xiàn)在處理指令執(zhí)行步驟的辦法，提供控制信號的方案不一樣。微程序的控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟，應(yīng)提供的控制信號從控制存儲器中讀出，并經(jīng)過一個微指令寄存器送到被控制部件。組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí)行步驟，用組合邏輯電路直接給出應(yīng)提供的控制信號。微程序的控制器的優(yōu)點是設(shè)計與實現(xiàn)簡單些，易用于實現(xiàn)系列計算機產(chǎn)品的控制器，理論上可實現(xiàn)動態(tài)微程序設(shè)計，缺點是運行速度要慢一些。組合邏輯控制器的優(yōu)點

14、是運行速度明顯地快，缺點是設(shè)計與實現(xiàn)復(fù)雜些，但隨著EDA工具的成熟，該缺點已得到很大緩解。5控制器的設(shè)計和該計算機的指令系統(tǒng)是什么關(guān)系？答：控制器的的基本功能，是依據(jù)當(dāng)前正在執(zhí)行的指令，和它所處的執(zhí)行步驟，形成并提供在這一時刻整機各部件要用到的控制信號。所以，控制器的設(shè)計和該計算機的指令系統(tǒng)是一一對應(yīng)的關(guān)系，也就是控制器的設(shè)計應(yīng)依據(jù)指令的要求來進行，特別是要分析每條指令的執(zhí)行步驟，產(chǎn)生每個步驟所需要的控制信號。6指令采用順序方式、流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點和缺點？順序方式是，在一條指令完全執(zhí)行結(jié)束后，再開始執(zhí)行下一條指令。優(yōu)點是控制器設(shè)計簡單，容易實現(xiàn)，；缺點是速度比較慢。在

15、計算機中，完成一條指令實際上可分為幾個步驟，如取指令、譯碼、指令執(zhí)行、存結(jié)果等步驟，指令流水線方式是提高計算機硬件性能的重要技術(shù)和有效措施，在成本增加不多的情況下很明顯地提高了計算機的性能。實現(xiàn)的思路是把一條指令的處理過程分解為不同的幾個步驟、使用不同的執(zhí)行部件去完成，在時間上又允許這幾個部件可以并行運行，例如當(dāng)某一條指令在進行譯碼階段時、下一條指令即可進入取指令階段，這樣可以大大提高指令的執(zhí)行的速度，缺點是控制器設(shè)計復(fù)雜，比較不容易實現(xiàn)，；突出的優(yōu)點是速度明顯提高。計算機組成原理A作業(yè)3一、選擇題1.下列部件（設(shè)備）中，存取速度最快的是（ B ） A、光盤存儲器 B、CPU的寄存器 C軟盤存

16、儲器 D、硬盤存儲器2、某SRAM芯片容量為1K×8位，除電源和接地端外，連同片選和讀/寫信號該芯片引出線的最少數(shù)目應(yīng)為（ D ）。 A23 B、25 C50 D、203、在主存和CPU之間增加Cache的目的是（ C ）。 A、礦大主存的容量 B、增加CPU中通用寄存器的數(shù)值 C、解決CPU和主存之間的速度匹配 D、代替CPU中的寄存器工作4、在獨立編址方式下，存儲單元和I/O設(shè)備是靠（ A ）來區(qū)分的。 A、不通的地址和指令代碼 B、不通的數(shù)據(jù)和指令代碼 C、不通的數(shù)據(jù)和地址 D、不通的地址5、隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是（ C ）。 A、硬件結(jié)構(gòu)復(fù)雜

17、 B、硬件結(jié)構(gòu)簡單 C、CPU與外設(shè)串行工作 D、CPU與外設(shè)并行工作6、在采用DMA方式的I/O系統(tǒng)中，其基本思想是在（ B ）之間建立直接的數(shù)據(jù)通路。 A、CPU與外設(shè) B、主存與外設(shè) C、CPU與主存 D、外設(shè)與外設(shè)（二）判斷題（判斷下列說法是否正確，并說明理由）1CPU訪問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器所需的時間越長。×2引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度。×3按主機與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。4DMA控制器通過中斷向CPU發(fā)DMA請求信號。3、 簡答題1在三級存儲體系中，主存、外存和

18、高速緩存各有什么作用？各有什么特點？答：主存儲器：簡稱為主存或內(nèi)存，主存儲器速度快，但容量較小。它用來存放計算機運行時正在執(zhí)行的程序和數(shù)據(jù)，CPU可以直接對主存內(nèi)的單元進行讀寫操作。輔助存儲器：。簡稱為外存，位于系統(tǒng)主機的外部，輔助存儲器速度慢、容量大。它通常它用來存放需要長期保留的或是暫時不用的程序和數(shù)據(jù)信息，但需要處理這些信息時，CPU要將它調(diào)入內(nèi)存后，才能使用。高速緩沖存儲器：高速緩沖存儲器（Cache）是為了解決CPU和主存之間速度不匹配而采用的一項技術(shù)。高速緩沖存儲器，是一個相對于主存來說容量很小、速度特快、用靜態(tài)存儲器器件實現(xiàn)的存儲器系統(tǒng)。它的作用在于緩解主存速度慢、跟不上CPU讀

19、寫速度要求的矛盾。它的實現(xiàn)原理，是把CPU最近最可能用到的少量信息（數(shù)據(jù)或指令）從主存復(fù)制到Cache中，當(dāng)CPU下次再用這些信息時，它就不必訪問慢速的主存，而直接從快速的CACHE中得到，從而提高了得到這些信息的速度，使CPU有更高的運行效率。2什么是隨機存取方式？哪些存儲器采用隨機存取方式？答：RAM,即隨機存儲器，可以看作是由許多基本的存儲單元組合起來構(gòu)成的大規(guī)模集成電路。按工作原理的不同，隨機存儲器存取方式可分為：靜態(tài)隨機存儲器（SRAM）和動態(tài)隨機存儲器（DRAM）兩種類型。3什么是虛擬存儲器？它能解決什么問題？為什么？答：虛擬存儲器屬于主存外存層次，由存儲器管理硬件和操作系統(tǒng)中存儲器管理軟件支持，借助于硬磁盤等輔助存儲器，并以透明方式提供給用戶的計算機系統(tǒng)具有輔存的容量，接近主存的速度，單位容量的成本和輔存差不多的存儲器。主要用來緩解內(nèi)存不足的問題，當(dāng)內(nèi)存占用完時，計算機系統(tǒng)就會自動調(diào)用一部分硬盤空間來補充內(nèi)存。4什么是串行接口和并行接口？簡述它們的數(shù)據(jù)傳輸方式和適用場合。答：串行接口只需要一對信號線來傳輸數(shù)據(jù)，主要用于傳輸速度不高、傳輸距離較長的場合。