第章門電路和組合邏輯電路第1頁，共117頁。模擬信號：隨時間連續(xù)變化的信號20.1脈沖信號模擬信號數(shù)字信號電子電路中的信號1.模擬信號正弦波信號t三角波信號t第2頁，共117頁。

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關(guān)系。

在模擬電路中，晶體管三極管通常工作在放大區(qū)。

2.脈沖信號

是一種躍變信號，并且持續(xù)時間短暫。尖頂波t矩形波t第3頁，共117頁。

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。

在數(shù)字電路中，晶體管一般工作在截止區(qū)和飽和區(qū)，起開關(guān)的作用。脈沖信號正脈沖：脈沖躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負(fù)脈沖第4頁，共117頁。脈沖幅度A脈沖上升沿tr

脈沖周期T脈沖下降沿tf

脈沖寬度tp

脈沖信號的部分參數(shù)：A0.9A0.5A0.1AtptrtfT實際的矩形波第5頁，共117頁。20.2基本門電路及其組合

邏輯門電路是數(shù)字電路中最基本的邏輯元件。

所謂門就是一種開關(guān)，它能按照一定的條件去控制信號的通過或不通過。門電路的輸入和輸出之間存在一定的邏輯關(guān)系(因果關(guān)系)，所以門電路又稱為邏輯門電路。20.2.1邏輯門電路的基本概念基本邏輯關(guān)系為“與”、“或”、“非”三種。下面通過例子說明邏輯電路的概念及“與”、“或”、“非”的意義。第6頁，共117頁。220V+-設(shè)：開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。邏輯表達(dá)式：

Y=A?B1.“與”邏輯關(guān)系“與”邏輯關(guān)系是指當(dāng)決定某事件的條件全部具備時，該事件才會發(fā)生。000101110100ABYBYA狀態(tài)表(真值表)第7頁，共117頁。BY220VA+-2.“或”邏輯關(guān)系

“或”邏輯關(guān)系是指當(dāng)決定某事件的條件之一具備時，該事件就會發(fā)生。邏輯表達(dá)式：

Y=A+B狀態(tài)表(真值表)000111110110ABY同樣設(shè)開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。第8頁，共117頁。3.“非”邏輯關(guān)系“非”邏輯關(guān)系表示條件具備了,結(jié)果不發(fā)生;而條件具備了,結(jié)果卻發(fā)生了。邏輯表達(dá)式：Y=A狀態(tài)表（真值表）101AY0Y220VA+-R同樣設(shè)開關(guān)斷開、燈不亮用邏輯“0”表示，開關(guān)閉合、燈亮用邏輯“1”表示。第9頁，共117頁。

門電路主要有：與門、或門、非門、與非門、或非門、異或門等。20.2.2分立元件基本邏輯門電路由電子電路實現(xiàn)邏輯運算時，它的輸入和輸出信號都是用電位（或稱電平）的高低表示的。高電平和低電平都不是一個固定的數(shù)值，而是有一定的變化范圍。第10頁，共117頁。100VUCC高電平低電平電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負(fù)邏輯。若無特殊說明，均采用正邏輯。第11頁，共117頁。1二極管“與”門電路1.電路2.工作原理輸入A、B、C全為高電平“1”，輸出Y為“1”。輸入A、B、C不全為“1”，輸出Y為“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表0V3V第12頁，共117頁。3.邏輯關(guān)系：“與”邏輯即：有“0”出“0”，全“1”出“1”Y=ABC邏輯表達(dá)式：

邏輯符號：&ABYC00000010101011001000011001001111ABYC“與”門邏輯狀態(tài)表第13頁，共117頁。2二極管“或”門電路1.電路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表3V3V-U12VRDADCABYDBC2.工作原理輸入A、B、C全為低電平“0”，輸出Y為“0”。輸入A、B、C有一個為“1”，輸出Y為“1”。第14頁，共117頁。3.邏輯關(guān)系：“或”邏輯即：有“1”出“1”，全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號：ABYC>100000011101111011001011101011111ABYC“或”門邏輯狀態(tài)表第15頁，共117頁。3三極管“非”門電路+UCC-UBBARKRBRCYT10截止飽和邏輯表達(dá)式：Y=A“0”10“1”1.電路“0”“1”AY“非”門邏輯狀態(tài)表邏輯符號1AY第16頁，共117頁。1.“與非”門電路有“0”出“1”，全“1”出“0”“與”門&ABCY&ABC“與非”門00010011101111011001011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：1Y“非”門20.2.3基本邏輯門電路的組合第17頁，共117頁。2.“或非”門電路有“1”出“0”，全“0”出“1”1Y“非”門00010010101011001000011001001110ABYC“或非”門邏輯狀態(tài)表“或”門ABC>1“或非”門YABC>1Y=A+B+C邏輯表達(dá)式：第18頁，共117頁。例：根據(jù)輸入波形畫出輸出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1>1ABY2Y2第19頁，共117頁。20.3TTL門電路------(三極管—三極管邏輯門電路)TTL門電路是雙極型集成電路，與分立元件相比，具有速度快、可靠性高和微型化等優(yōu)點，目前分立元件電路已被集成電路替代。下面介紹集成“與非”門電路的工作原理、特性和參數(shù)。第20頁，共117頁。輸入級中間級輸出級21.3.1TTL“與非”門電路1.電路T4Y

R3AB

R4R2R1T3T2UCC=+5VT1多發(fā)射極三極管D2D1BE1E2C1D3輸入端保護二極管多發(fā)射極晶體管C1E2E1BR1UCC第21頁，共117頁。2.工作原理T4YR3AB

R4R2R1T3T2+5VT11VT2、T4截止負(fù)載電流（拉電流）(1)輸入端有任一低電平“0”(0.3V)(0.3V)“1”“0”輸入有低“0”輸出為高“1”5VD3VY

5-0.7-0.7

=3.6V第22頁，共117頁。2.工作原理(2)輸入全為高電平“1”(3.6V)時T4YR3AB

R4R2R1T3T2+5VT1(3.6V)“1”“1”1VD3T2、T5飽和導(dǎo)通輸入全高“1”,輸出為低“0”(3.6V)E結(jié)反偏截止VY=0.3V負(fù)載電流（灌電流）鉗位2.1V4.3V第23頁，共117頁。有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系Y=AB邏輯表達(dá)式：Y&AB“與非”門000111100111ABY狀態(tài)表第24頁，共117頁。(1)電壓傳輸特性：輸出電壓UO與輸入電壓Ui的關(guān)系。CDE3.TTL“與非”門特性及參數(shù)電壓傳輸特性01231234Ui/VUO/VAB閾值電壓(門檻電壓):

輸出高電平轉(zhuǎn)為低電平時所對應(yīng)的輸入電壓。UT=1.4V第25頁，共117頁。ABCDE(2)TTL“與非”門的參數(shù)電壓傳輸特性典型值3.6V，

2.4V為合格典型值0.3V，

0.4V為合格輸出高電平電壓UOH輸出低電平電壓UOL輸出高電平電壓UOH和輸出低電平電壓UOLUO/V01231234Ui/V第26頁，共117頁。

指一個“與非”門能帶同類門的最大數(shù)目，它表示帶負(fù)載的能力。對于TTL“與非”門NO

8。扇出系數(shù)NO第27頁，共117頁。平均傳輸延遲時間tpd50%50%tpd1tpd2TTL的tpd約在10ns~40ns，此值愈小愈好。輸入波形ui輸出波形uO第28頁，共117頁。輸入高電平電流IIH和輸入低電平電流IIL:當(dāng)某一輸入端接高電平，其余輸入端接低電平時，流入該輸入端的電流，稱為高電平輸入電流IIH（

A）。當(dāng)某一輸入端接低電平，其余輸入端接高電平時，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。第29頁，共117頁。20.3.2三態(tài)輸出“與非”門當(dāng)控制端為高電平“1”時，實現(xiàn)正常的“與非”邏輯關(guān)系Y=A?B“1”控制端DE1.電路R3AB

R2R1T2+5VT1截止T4YR4T3D3第30頁，共117頁。20.3.2三態(tài)輸出“與非”門“0”Y

R3AB

R2R1T3T2T11.電路導(dǎo)通1V1V截止截止當(dāng)控制端為低電平“0”時，輸出Y處于開路狀態(tài)，也稱為高阻狀態(tài)。E控制端+5VT4R4T3D3第31頁，共117頁。&YEBA邏輯符號

0

高阻0011011110111110

表示任意態(tài)20.3.2三態(tài)輸出“與非”門三態(tài)輸出“與非”狀態(tài)表ABEY輸出高阻功能表第32頁，共117頁。三態(tài)門應(yīng)用：可實現(xiàn)用一條總線分時傳送幾個不同的數(shù)據(jù)或控制信號?！?”“0”“0”如圖所示：總線&A1B1E1&A2B2E2&A3B3E3A1

B1第33頁，共117頁。1.電路有源負(fù)載&YCBA邏輯符號T4Y

R3AB

CR2R1T2+5VT1RLU

20.3.3集電極開路“與非”門電路(OC門)第34頁，共117頁。OC門的特點：1.輸出端可直接驅(qū)動負(fù)載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯(lián)&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”第35頁，共117頁。OC門的特點：1.輸出端可直接驅(qū)動負(fù)載如：Y&CBAKA+24VKA~2202.幾個輸出端可直接相聯(lián)&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”“線與”功能0第36頁，共117頁。20.4.1.CMOS“非”門電路DSGSDG+UDDAYT1T2PMOS管NMOS管CMOS管負(fù)載管驅(qū)動管(互補對稱管)A=“1”時，T1導(dǎo)通，T2截止，Y=“0”A=“0”時，T1截止，T2導(dǎo)通，Y=“1”Y=A20.4CMOS門電路

第37頁，共117頁。20.4.2.CMOS傳輸門電路UDDuiT1T2CCuO控制極控制極（1）電路（2）工作原理設(shè)：10V0V可見ui在0~10V連續(xù)變化時，至少有一個管子導(dǎo)通，傳輸門打開，（相當(dāng)于開關(guān)接通）ui可傳輸?shù)捷敵龆?，即uO=ui，所以COMS傳輸門可以傳輸模擬信號，也稱為模擬開關(guān)。（0~7V）導(dǎo)通（3~10V）導(dǎo)通第38頁，共117頁。20.4.2.CMOS傳輸門電路UDDuiT1T2CCuO控制極控制極0V10V可見ui在0~10V連續(xù)變化時，兩管子均截止，傳輸門關(guān)斷，（相當(dāng)于開關(guān)斷開）ui不能傳輸?shù)捷敵龆?。?~10V）截止截止結(jié)論：C=“1”(C=“0”)時傳輸門開通。C=“0”(C=“1”)時傳輸門關(guān)斷。（2）工作原理設(shè)：第39頁，共117頁。2.CMOS傳輸門電路TGuiuOCC邏輯符號開關(guān)電路TGuiuiCC1“1”開通TGuiuiCC1“0”關(guān)斷第40頁，共117頁。CMOS電路優(yōu)點(1)靜態(tài)功耗低（每門只有0.01mW,TTL每門10mW)(2)抗干擾能力強(3)扇出系數(shù)大(4)允許電源電壓范圍寬(3~18V)TTL電路優(yōu)點(1)速度快(2)抗干擾能力強(3)帶負(fù)載能力強第41頁，共117頁。20.5邏輯代數(shù)邏輯代數(shù)（又稱布爾代數(shù)），它是分析設(shè)計邏輯電路的數(shù)學(xué)工具。雖然它和普通代數(shù)一樣也用字母表示變量，但變量的取值只有“0”，“1”兩種，分別稱為邏輯“0”和邏輯“1”。這里“0”和“1”并不表示數(shù)量的大小，而是表示兩種相互對立的邏輯狀態(tài)。

邏輯代數(shù)所表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系。這是它與普通代數(shù)的本質(zhì)區(qū)別。第42頁，共117頁。1.常量與變量的關(guān)系20.5.1邏輯代數(shù)運算法則2.邏輯代數(shù)的基本運算法則自等律0-1律重疊律還原律互補律交換律第43頁，共117頁。2.邏輯代數(shù)的基本運算法則普通代數(shù)不適用！證:結(jié)合律分配律A+1=1AA=A.第44頁，共117頁。110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對偶式第45頁，共117頁。對偶關(guān)系：將某邏輯表達(dá)式中的與(?)換成或(+)，或(+)換成與(?)，得到一個新的邏輯表達(dá)式，即為原邏輯式的對偶式。若原邏輯恒等式成立，則其對偶式也成立。證明：A+AB=A（3）（4）對偶式（5）（6）對偶式第46頁，共117頁。20.5.2邏輯函數(shù)的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說明這四種表示方法。例：有一T形走廊，在相會處有一路燈，在進入走廊的A、B、C三地各有控制開關(guān)，都能獨立進行控制。任意閉合一個開關(guān)，燈亮；任意閉合兩個開關(guān)，燈滅；三個開關(guān)同時閉合，燈亮。設(shè)A、B、C代表三個開關(guān)（輸入變量）；Y代表燈（輸出變量）。第47頁，共117頁。

1.列邏輯狀態(tài)表設(shè)：開關(guān)閉合其狀態(tài)為“1”，斷開為“0”燈亮狀態(tài)為“1”，燈滅為“0”用輸入、輸出變量的邏輯狀態(tài)（“1”或“0”）以表格形式來表示邏輯函數(shù)。三輸入變量有八種組合狀態(tài)n輸入變量有2n種組合狀態(tài)0000

A

B

C

Y0011010101101001101011001111第48頁，共117頁。2.邏輯式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”用“與”“或”“非”等運算來表達(dá)邏輯函數(shù)的表達(dá)式。(1)由邏輯狀態(tài)表寫出邏輯式對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。一種組合中，輸入變量之間是“與”關(guān)系，0000

A

B

C

Y0011010101101001101011001111第49頁，共117頁。各組合之間是“或”關(guān)系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。0000

A

B

C

Y0011010101101001101011001111第50頁，共117頁。3.邏輯圖YCBA&&&&&&&>1CBA第51頁，共117頁。關(guān)于最小項的概念設(shè)A,B,C是三個輸入變量,有八種組合,相應(yīng)的乘積項也有八個:a.每項都含有三個輸入變量,每個變量是它的因子;b.每項中每個因子或以原變量的形式或有反變量的形式出現(xiàn)一次.特點:這八個乘積項是輸入變量(A,B,C)的最小項

對于n輸入變量有2n種組合,其相應(yīng)的乘積項也有2n個，則每一個乘積項就稱為一個最小項。第52頁，共117頁。20.5.3邏輯函數(shù)的化簡由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若經(jīng)過簡化，則可使用較少的邏輯門實現(xiàn)同樣的邏輯功能。從而可節(jié)省器件，降低成本，提高電路工作的可靠性。利用邏輯代數(shù)變換，可用不同的門電路實現(xiàn)相同的邏輯功能?；喎椒ü椒ㄖZ圖法第53頁，共117頁。1.用“與非”門構(gòu)成基本門電路(2)應(yīng)用“與非”門構(gòu)成“或”門電路(1)應(yīng)用“與非”門構(gòu)成“與”門電路AY&B&BAY&&&由邏輯代數(shù)運算法則：由邏輯代數(shù)運算法則：第54頁，共117頁。&YA(3)應(yīng)用“與非”門構(gòu)成“非”門電路(4)用“與非”門構(gòu)成“或非”門YBA&&&&由邏輯代數(shù)運算法則：第55頁，共117頁。例1：化簡2.應(yīng)用邏輯代數(shù)運算法則化簡（1）并項法例2：化簡（2）配項法第56頁，共117頁。例3：化簡（3）加項法（4）吸收法吸收例4：化簡第57頁，共117頁。例5：化簡吸收吸收吸收吸收第58頁，共117頁。

3.應(yīng)用卡諾圖化簡卡諾圖:是與變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。（1）最小項：對于n輸入變量有2n種組合,其相應(yīng)的乘積項也有2n個，則每一個乘積項就稱為一個最小項。其特點是每個輸入變量均在其中以原變量和反變量形式出現(xiàn)一次，且僅一次。如：三個變量，有8種組合，最小項就是8個，卡諾圖也相應(yīng)有8個小方格。在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)。第59頁，共117頁。(2)多變量的卡諾圖BA0101二變量BCA0010011110三變量二進制數(shù)對應(yīng)的十進制數(shù)編號CDAB0001111000011110四變量任意兩個相鄰最小項之間只有一個變量改變第60頁，共117頁。（a)根據(jù)狀態(tài)表畫出卡諾圖如:ABC00100111101111將輸出變量為“1”的填入對應(yīng)的小方格,為“0”的可不填。0000

A

B

C

Y0011010101101001101011001111第61頁，共117頁。（b)根據(jù)邏輯式畫出卡諾圖ABC00100111101111將邏輯式中的最小項分別用“1”填入對應(yīng)的小方格。如果邏輯式中最小項不全，可不填。如:第62頁，共117頁。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111例6.用卡諾圖表示并化簡。解：

(a)將取值為“1”的相鄰小方格圈成圈，步驟1.卡諾圖表示邏輯函數(shù)2.合并最小項3.寫出最簡“與或”邏輯式(b)所圈取值為“1”的相鄰小方格的個數(shù)應(yīng)為2n，(n=0,1,2…)第63頁，共117頁。(3)應(yīng)用卡諾圖化簡邏輯函數(shù)ABC00100111101111解：三個圈最小項分別為：

合并最小項

寫出簡化邏輯式卡諾圖化簡法：保留一個圈內(nèi)最小項的相同變量，而消去相反變量。第64頁，共117頁。00ABC100111101111解：寫出簡化邏輯式多余AB00011110CD000111101111相鄰例6.應(yīng)用卡諾圖化簡邏輯函數(shù)(1)(2)第65頁，共117頁。解：寫出簡化邏輯式AB00011110CD000111101例7.應(yīng)用卡諾圖化簡邏輯函數(shù)111111111含A均填“1”注意：1.圈的個數(shù)應(yīng)最少2.每個“圈”要最大3.每個“圈”至少要包含一個未被圈過的最小項。第66頁，共117頁。20.6

組合邏輯電路的分析與綜合組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻以前的電路狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出第67頁，共117頁。20.6.1組合邏輯電路的分析(1)由邏輯圖寫出輸出端的邏輯表達(dá)式(2)運用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：第68頁，共117頁。例1：分析下圖的邏輯功能(1)寫出邏輯表達(dá)式Y(jié)=Y2Y3=AABBAB...AB...ABA..ABBY1.AB&&&&YY3Y2..第69頁，共117頁。(2)應(yīng)用邏輯代數(shù)化簡Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..第70頁，共117頁。(3)列邏輯狀態(tài)表ABY001100111001Y=AB+AB=AB邏輯式(4)分析邏輯功能輸入相同輸出為“0”，輸入相異輸出為“1”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。

=1ABY邏輯符號第71頁，共117頁。(1)寫出邏輯式例2：分析下圖的邏輯功能.A

B.Y=ABAB

.A?B化簡&&11.BAY&A

B

=AB+AB第72頁，共117頁。(2)列邏輯狀態(tài)表Y=AB+AB(3)分析邏輯功能輸入相同輸出為“1”,輸入相異輸出為“0”,稱為“判一致電路”(“同或門”),可用于判斷各輸入端的狀態(tài)是否相同。=AB邏輯式

=1ABY邏輯符號=ABABY001100100111第73頁，共117頁。例3：分析下圖的邏輯功能Y&&1.BA&C101AA寫出邏輯式：=AC+BCY=AC?BC設(shè)：C=1封鎖打開選通A信號第74頁，共117頁。BY&&1.BA&C011設(shè)：C=0封鎖選通B信號打開例3：分析下圖的邏輯功能B寫出邏輯式：=AC+BCY=AC?BC第75頁，共117頁。20.6.2組合邏輯電路的綜合根據(jù)邏輯功能要求邏輯電路設(shè)計(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫出邏輯表達(dá)式(3)簡化和變換邏輯表達(dá)式(4)畫出邏輯圖設(shè)計步驟如下：第76頁，共117頁。例1：設(shè)計一個三變量奇偶檢驗器。(1)列邏輯狀態(tài)表(2)寫出邏輯表達(dá)式取Y=“1”(或Y=“0”)列邏輯式取Y=“1”對應(yīng)于Y=1，若輸入變量為“1”，則取輸入變量本身(如A)；若輸入變量為“0”則取其反變量(如A)。0000

A

B

C

Y0011010101101001101011001111要求:當(dāng)輸入變量A、B、C中有奇數(shù)個同時為“1”時，輸出為“1”，否則為“0”。用“與非”門實現(xiàn)。第77頁，共117頁。(3)用“與非”門構(gòu)成邏輯電路在一種組合中，各輸入變量之間是“與”關(guān)系各組合之間是“或”關(guān)系A(chǔ)BC00100111101111由卡圖諾可知，該函數(shù)不可化簡。0000

A

B

C

Y0011010101101001101011001111第78頁，共117頁。(4)邏輯圖YCBA01100111110&&&&&&&&1010第79頁，共117頁。例2:某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機G1和G2。G1的容量是G2的兩倍。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設(shè)：A、B、C分別表示三個車間的開工狀態(tài)：開工為“1”，不開工為“0”；

G1和G2運行為“1”，不運行為“0”。(1)根據(jù)邏輯要求列狀態(tài)表首先假設(shè)邏輯變量、邏輯函數(shù)取“0”、“1”的含義。第80頁，共117頁。邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。開工“1”不開工“0”運行“1”不運行“0”(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101101001010011100110111000ABC

G1G2第81頁，共117頁。(2)由狀態(tài)表寫出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101第82頁，共117頁。(4)用“與非”門構(gòu)成邏輯電路

由邏輯表達(dá)式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。ABC00100111101111第83頁，共117頁。(5)畫出邏輯圖ABCABC&&&&&&&&&G1G2第84頁，共117頁。20.7加法器20.7.1二進制十進制：0~9十個數(shù)碼，“逢十進一”。在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。在數(shù)字電路中，為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進制。二進制：0，1兩個數(shù)碼，“逢二進一”。第85頁，共117頁。20.7加法器加法器:實現(xiàn)二進制加法運算的電路進位如：000011+10101010不考慮低位來的進位半加器實現(xiàn)要考慮低位來的進位全加器實現(xiàn)第86頁，共117頁。20.7.1半加器半加：實現(xiàn)兩個一位二進制數(shù)相加，不考慮來自低位的進位。AB兩個輸入表示兩個同位相加的數(shù)兩個輸出SC表示半加和表示向高位的進位邏輯符號：半加器：COABSC

第87頁，共117頁。半加器邏輯狀態(tài)表A

B

S

C0000011010101101邏輯表達(dá)式邏輯圖&=1..ABSC第88頁，共117頁。20.7.2全加器輸入Ai表示兩個同位相加的數(shù)BiCi-1表示低位來的進位輸出表示本位和表示向高位的進位CiSi全加：實現(xiàn)兩個一位二進制數(shù)相加，且考慮來自低位的進位。邏輯符號：全加器：AiBiCi-1SiCiCO

CI第89頁，共117頁。(1)列邏輯狀態(tài)表(2)寫出邏輯式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111第90頁，共117頁。邏輯圖&=1>1AiCiSiCi-1Bi&&半加器構(gòu)成的全加器>1BiAiCi-1SiCiCO

CO

第91頁，共117頁。20.8編碼器把二進制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。n位二進制代碼有2n

種組合，可以表示2n

個信息。要表示N個信息所需的二進制代碼應(yīng)滿足

2n

N第92頁，共117頁。20.8.1二進制編碼器將輸入信號編成二進制代碼的電路。2n個n位編碼器高低電平信號二進制代碼第93頁，共117頁。(1)分析要求：

輸入有8個信號，即N=8，根據(jù)2n

N的關(guān)系，即n=3，即輸出為三位二進制代碼。例：設(shè)計一個編碼器，滿足以下要求：(1)將I0、I1、…I78個信號編成二進制代碼。(2)編碼器每次只能對一個信號進行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設(shè)輸入信號高電平有效。第94頁，共117頁。001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0第95頁，共117頁。(3)寫出邏輯式并轉(zhuǎn)換成“與非”式Y(jié)2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7第96頁，共117頁。(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0第97頁，共117頁。將十進制數(shù)0~9編成二進制代碼的電路20.8.2二–十進制編碼器表示十進制數(shù)4位10個編碼器高低電平信號二十進制代碼第98頁，共117頁。

列編碼表：四位二進制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表第99頁，共117頁。寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7第100頁，共117頁。畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0第101頁，共117頁。法二：第102頁，共117頁。十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K

×10S001S12S23S34S45S56S67S78S89S9第103頁，共117頁。當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進行編碼。即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進行編碼，而對其它優(yōu)先級別低的信號不予理睬。20.8.3優(yōu)先編碼器第104頁，共117頁。CT74LS4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110第105頁，共117頁。例:CT74LS147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效1615141312111091