A(有答案)一、選擇題1、采用八體并行低位交叉存儲器，設每個體的存儲容量為32K×16位，存儲周期為400ns,下述說法中正確的是()。A.在400ns內，存儲器可向CPU提供2位二進制信息C.在400ns內，存儲器可向CPU提供2位二進制信息2、假定主存地址為32位，按字節(jié)編址，主存和Cache之間采用直接映射方式，主存塊大小為4個字，每字32位，采用寫回(WriteBack)方式，則能存放4K字數(shù)據(jù)的Cache的總容量的位數(shù)至少是()。3、CPU中的譯碼器要用()。A2B3C4D55、指令寄存器的位數(shù)取決()。7、總線寬度與下列()有關。8、微程序控制器中，機器指令與微指令的關系是()。9、下列不屬于微指令結構設計所追求的目標是()。10、流水線中有3類數(shù)據(jù)相關沖突：寫后讀相關、讀后寫相關、寫后寫相關。那么下列3組指令中存在讀后寫相關的是()。B.I?,STAM,R?;(R?)→M,M為D.以上都不是11、若每個漢字用16×16的點陣表示，7500個漢字的字庫容量是()double用IEEE754標準中的單精度和雙精度浮點數(shù)據(jù)格式表示1.5678e3,d=1.5el00,若在32位機器中執(zhí)行下列關系表達式，則結果為真的是()。13、下列關于定點數(shù)原碼一位乘算法的描述正確的是()。Ⅲ.假設兩個n位數(shù)進行原碼一位乘，部分積至少需要使用n位奇存器14、下列關于一地址指令的說法正確的是()。A.只有一個操作數(shù)B.一定有兩個操作數(shù)，其中一個是隱含的，完成功能(A)OP(ACC)C.如果有兩個操作數(shù)，則兩個操作數(shù)相同，完成功能(A)OP(A)D.可能有兩個操作數(shù)，也可能只有一個操作數(shù)15、在各種尋址方式中，指令的地址碼字段可能的情況有()。L寄存器編號18、漢字的、、是計算機用于漢字輸入、內部20、由于存儲器芯片的容量有限，所以往往需要在和.兩方面進行擴充才能滿25、CPU能直接訪問和但不能直接訪問磁盤和光盤。30、原理性地說明條件相對轉移指令的指令格式和執(zhí)行步驟。31、CPU對DMA請求和中斷請求的響應時間是否相同?為什么?34、一個直接映射的Cache有128個字塊，主機內存包含16K個字塊，每個塊有16個字，訪問Cache的時間是10ms,填充一個Cache字塊的時間是200ms,Cache的初始狀態(tài)為空。1)如果按字尋址，請定義主存地址字段格式，給出各字段的位寬；2)CPU從主存中依次讀取位置16~2的命中率是多少?3)10次循環(huán)中，CPU平均每次循環(huán)讀取的時間是多少?35、一個16K×16位的存儲器，有IK×4位的DRAM芯片，內部結構由64×64構成,試問：1)采用異步刷新方式，如果最大刷新間隔為2ms,則相鄰兩行之間的刷新間隔是多少?2)如果采用集中刷新方式，則存儲器刷新一遍最少用多少個存儲周期?設存儲器的存儲周期為0.5us,“死區(qū)”占多期為2ms)?36、假設一個32位的處理器配有16位的外部數(shù)據(jù)總線，時鐘頻率為50MHz,若總線傳輸?shù)淖疃讨芷跒?個時鐘周期，試問處理器的最大數(shù)據(jù)傳輸率是多少?若想提高一倍數(shù)據(jù)傳輸率，可采用什么措施?37、某16位計算機的主存按字節(jié)編碼，存取單位為16位；采用16位定長指令字格式：CPU采用單總線結構，主要部分如下圖所示。圖中R直送A(mova)、A加B、非A(not)、A加1(inc)71)圖中哪些寄存器是程序員可見的?為何要設置暫存器T?2)控制信號ALUop和SRop的位數(shù)至少各是多少?3)控制信號SRout所控制部件的名稱或作用是什么?4)端點①~⑨中，哪些端點須連接到控制部件的輸出端?5)為完善單總線數(shù)據(jù)通路，需要在端點①~⑨中相應的端點之間添加必要的連線。寫出連線的起點和終點，以正確表示數(shù)據(jù)的流動方向。6)為什么二路選擇器MUX的一個輸入端是2?主仔總線Tn富①②的38、一條雙字長的取數(shù)指令(LDA)存于存儲器的200和201單元，其中第一個字為操作碼OP和尋址特征M,第二個字為形式地址A。假設PC當前值為200(還沒存儲器相關單元的內容見表。存儲器相關單元的內容內容表的各列分別為尋址方式，該尋址方式下的有效地址以及取數(shù)指令執(zhí)行結束后累加器ACC的內容(ACC中存放的其實就是有效地址對應的操作數(shù)),試補全表。尋址方式累加器ACC的內容 直接尋址間接尋址先變址后問址先間址后變址39、某計算機的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64B,數(shù)據(jù)Cache采用直接映射方式?，F(xiàn)有兩個功能相同的程序A和B,其偽代碼如程序A:{按行優(yōu)先方式存放，其首地址為320(+進制)。請回答下列問題，要求說明理由1)若不考慮用于Cache一致性維護和替換算法的控制位，則數(shù)據(jù)Cache的總容量為多少?2)數(shù)組元素a[0][31]和a[1][1]各自所在的主存塊對應的Cache行號分別是多少(Cache行號從0開始)?3)程序A和B的數(shù)據(jù)訪問命中率各是多少?哪個程序的執(zhí)行時間更短?參考答案20、存取時間存儲周期存儲器帶寬22、1(單)傳輸數(shù)據(jù)塊23、符號位數(shù)值域24、外存數(shù)據(jù)通信過程控制三、名詞解釋題①算術和邏輯運算指令：每臺計算機都不可或缺的指令，用來完成算術邏輯②移位指令：用來完成算術移位和邏輯移位。③數(shù)據(jù)傳送指令：用來完成CPU與主存儲器之間的數(shù)據(jù)傳送，在統(tǒng)一編址的機器中還可以用來完成CPU與I/O設備的數(shù)據(jù)傳送。④轉移指令、子程序調用與返回指令：主要用來改變指令執(zhí)行次序的問題。⑤其他指令：停機指令，開、關中斷指令等。①零操作數(shù)指令。②單操作數(shù)指令。③雙操作數(shù)指令。④多操作數(shù)指令。送)(3)傳送后的結束處理面9次循環(huán)每個字都命中。故Cache的命中率為1-13/(195×10)=99.3%。1)將總線寬度擴大為32bit,CPU時鐘頻率仍為50MHz,則數(shù)據(jù)傳輸率為5)連線1,⑥→⑨:連線2,①④。直接尋址：由于直接尋址的有效地址EA為形式地址本身，因此直接尋址的有效地間接尋址：間接尋址中根據(jù)形式地址尋找到的內容才是真正的有效地址，即根據(jù)存400對應的內容為700。取出一條指令后，變?yōu)?02,故有效地址為202+300-502,地址為502對應的內容變址尋址：變址尋址的有效地址為形式地址加上變址寄存器的內容，因此有效地址為100+300-400,地址為400對應的內容為700?；穼ぶ罚夯穼ぶ返挠行У刂窞樾问降刂芳由匣芳拇嫫鞯膬热?，因此有效地址先變址后間址：先變址，即先是形式地址加上變址寄存器的內容，即400;再間址,意思就是根據(jù)地址400找到內容才是有效地址。因此，先變址后間址的有效地址先間址后變址：先間址，即先根據(jù)形式地址300找到間址的有效地址400,即400再加上變址寄存器的內容，也就是400+100=500,地址為500對應的內累加器ACC的內容間接尋址V此處的行即為塊(Block)。直接映射下，每塊的Cache結構一般分為4個部分，其中，V:1位，表示所在的塊是否有效?！?表示用于Cache一致性維護和替換算法的控制位。TAG:地址轉換標記。成。在直接映射中，可以將地址分為如下3個部分：快索引塊內本題中，總的尋址位數(shù)為28位(228=256M):塊內位為6位(25-64),5~0位；塊索引為3位(23=8),8~6位。因此，Tag=28-6-3=19位，即27~9每行(塊)的大小=V+Tag+數(shù)據(jù)=1+19+64×8位。數(shù)據(jù)Cache有8行，總容量為(1+19+64×8)×8/8=532B。2)由于數(shù)組在存儲器中按行優(yōu)先方式存放，因此每個數(shù)組元素占4B。數(shù)組首地址為320,因此可知：a[0][31]在存儲器中的地址為320+31×4=444=000110111100Ba[l][1]在存儲器中的地址為320+(256+1)×4=1348=010101000100B按直接映射方式，地址分為3部分，塊索引在地址的8~6位，因此兩地址所對應的塊索引分別為6(110B)、5(101B)。3)數(shù)組a中每個數(shù)據(jù)只用了一次，如果程序沒有命中，則從主存中讀入一塊,大小64B,相當于16個整數(shù)。對于程序A,如果是按行連續(xù)存放的，那么從主存讀入一塊到Cache(一次失配)后，隨后的15次便都Cache命中，讀一次管16次,因此命中率為程序B隨列訪問數(shù)組a,由于Cache的容量太小，讀入的數(shù)據(jù)塊留不到下次用另一種算