第8章

邏輯門電路1邏輯門電路的邏輯功能邏輯門電路的外部特性

2第8章門電路

(GateCircuit)

指用以實現(xiàn)基本邏輯關(guān)系和常用復合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結(jié)構(gòu)不同分

CMOS

集成門電路TTL

集成門電路

場效應(yīng)管構(gòu)成雙極晶體管構(gòu)成邏輯電平范圍（5～15V）只能在5V下工作高低電平相差比較大、抗干擾性強高低電平相差小，抗干擾能力差功耗很小功耗較大

CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當。高電平和低電平的含義

3第8章高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。

高電平信號是多大的信號？低電平信號又是多大的信號？10高電平低電平01高電平低電平正邏輯體制負邏輯體制由門電路種類等決定輸出輸入高電平低電平高電平低電平TTL>2.4V<0.8V>2.0V<1.2VCOMS>0.9VCC<0.1VCC>0.7VCC<0.3VCCA&

BAL=B8.1TTL集成邏輯門電路1、TTL與非門典型電路VCC線與：將兩個門的輸出端并聯(lián)以實現(xiàn)與邏輯的功能。普通TTL與非門的輸出端是不允許直接相連的。2、集電極開路門（OC門）

解決方法：集電極開路使用時的外電路連接L=AB邏輯功能如圖所示是實現(xiàn)線與邏輯的OC門，其邏輯表達式為

7第8章作為驅(qū)動[例]下圖為用

OC門驅(qū)動發(fā)光二極管LED的顯示電路。分析：該電路只有在A、B均為高電平，使輸出uO為低電平時，LED才導通發(fā)光；否則LED中無電流流通，不發(fā)光。3.三態(tài)輸出門（TSL門）8第8章三態(tài)門的電路結(jié)構(gòu)和代表符號

三態(tài)門的輸出具有三種狀態(tài)：高電平、低電平和高阻態(tài)（又稱為禁止態(tài)）。9第8章EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENENZ:表示Y為高阻態(tài)（2）用三態(tài)輸出門實現(xiàn)數(shù)據(jù)的雙向傳輸10第8章

當EN=1時：G1工作而G2呈高阻態(tài)，數(shù)據(jù)D0經(jīng)G1反相后送到總線上去；當EN=0時：G2工作而G1呈高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)G2反相后由送出。管腳排列示意圖74LS0074LS20TTL門電路使用注意事項：

1)工作電壓（UCC）應(yīng)在標準值5V±0.5V的范圍內(nèi)。2)輸出端不能直接接地或直接與5V電源相連，否則會損壞器件。3）輸出端不能并聯(lián)使用（OC門、TSL門除外），否則會損壞集成電路。13第8章4).

多余輸入端的處理與門和與非門的多余輸入端接邏輯

1或者與有用輸入端并接。接

VCC通過

1~10k電阻接

VCC與有用輸入端并接

TTL電路輸入端懸空時相當于輸入高電平，做實驗時與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。14第8章或門和或非門的多余輸入端：接邏輯

0與有用輸入端并接15第8章[例]欲用下列電路實現(xiàn)非運算，試改錯。

16第8章解：OC門輸出端需外接上拉電阻RCY=1Y=08.2.CMOS邏輯門電路1.CMOS反相器17第8章8.2.1CMOS門電路18第8章2、CMOS與非門AB&19第8章3.CMOS或非門AB≥14CMOS傳輸門(雙向模擬開關(guān))

電路邏輯符號υI

/υO(shè)υo/υIC等效電路①C＝0、時，輸入和輸出之間相當于開關(guān)斷開一樣。②C＝1、時，輸入和輸出之間相當于開關(guān)接通一樣，uo＝ui。21第8章應(yīng)用：作CMOS雙向模擬開關(guān)利用CMOS傳輸門和CMOS非門可以組成各種復雜的邏輯電路。當C=0時，SW截止；例如做模擬開關(guān)，用來傳輸模擬信號，這是一般的邏輯門無法實現(xiàn)的。當C=1時，SW導通。22第8章5、CMOSOD門（漏極開路的門電路）如同TTLOC門，CMOSOD門，可用來實現(xiàn)“線與邏輯”。23第8章6.CMOSTSL門①E=1時，輸出端呈現(xiàn)為高阻態(tài)。②E=0時，構(gòu)成反相器。電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。Y=A高阻（EN=1時）（EN=0時）管腳排列示意圖CC4011CC4012

CMOS集成電路使用注意事項TTL電路的使用注意事項，一般對CMOS電路也適用。要特別注意以下幾點：1）CMOS門電路工作電壓范圍較寬（+3V～+18V），但不允許超過規(guī)定的范圍。電源極性不能接反。2）避免靜電損失。存放CMOS電路不能用塑料袋，要用金屬將管腳短接起來或用金屬盒屏蔽。工作臺應(yīng)當用金屬材料覆蓋并應(yīng)良好接地。焊接時，電烙鐵殼應(yīng)接地。

26第8章(3)

閑置輸入端的處理

TTL電路輸入端懸空時相當于輸入高電平，CMOS電路多余輸