《計(jì)算機(jī)組成原理》計(jì)算機(jī)學(xué)院計(jì)算機(jī)體系結(jié)構(gòu)教研室嵌入式系統(tǒng)研究院

王翠華人才是培養(yǎng)出來的計(jì)算機(jī)的基本構(gòu)成計(jì)算機(jī)的工作原理課程重點(diǎn)參考教材.1.《計(jì)算機(jī)組成原理》白中英電子工業(yè)出版社.2.《計(jì)算機(jī)組成原理》俸遠(yuǎn)禎電子工業(yè)出版社王德新.3.《計(jì)算機(jī)組成》復(fù)旦大學(xué)出版社張基溫.4.《計(jì)算機(jī)組成原理教程》清華出版社學(xué)習(xí)線索人才是培養(yǎng)出來的第1章計(jì)算機(jī)系統(tǒng)概論§1.1計(jì)算機(jī)系統(tǒng)簡介§1.2計(jì)算機(jī)的基本組成§1.3計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)§1.4本書結(jié)構(gòu)人才是培養(yǎng)出來的第1章計(jì)算機(jī)系統(tǒng)概論--1.1計(jì)算機(jī)系統(tǒng)簡介一、計(jì)算機(jī)的軟硬件概念計(jì)算機(jī)系統(tǒng)硬件系統(tǒng)軟件系統(tǒng)存儲(chǔ)器輸入輸出外設(shè)系統(tǒng)軟件應(yīng)用軟件操作系統(tǒng)（OS）語言處理程序（編譯器）數(shù)據(jù)庫管理系統(tǒng)（DBMS）工具軟件單用戶操作系統(tǒng)多用戶操作系統(tǒng)網(wǎng)絡(luò)操作系統(tǒng)匯編程序編譯程序解釋程序半編譯半解釋程序調(diào)試程序診斷與維護(hù)程序軟件包用戶程序CPU人才是培養(yǎng)出來的二、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)

計(jì)算機(jī)系統(tǒng)存在著層次結(jié)構(gòu)，即計(jì)算機(jī)系統(tǒng)具有層次性，它由多級(jí)層次結(jié)構(gòu)組成。綜述：從功能上看，現(xiàn)代計(jì)算機(jī)系統(tǒng)可分為五個(gè)層次級(jí)別。軟件硬件用編譯程序翻譯成匯編語言程序高級(jí)語言機(jī)器用匯編程序翻譯成機(jī)器語言程序匯編語言機(jī)器用機(jī)器語言解釋操作系統(tǒng)操作系統(tǒng)機(jī)器用微指令解釋機(jī)器指令機(jī)器語言機(jī)器由硬件直接執(zhí)行微指令機(jī)器語言機(jī)器虛擬機(jī)器M4虛擬機(jī)器M3虛擬機(jī)器M2實(shí)際機(jī)器M1微程序機(jī)器M0第1章計(jì)算機(jī)系統(tǒng)概論--1.1計(jì)算機(jī)系統(tǒng)簡介人才是培養(yǎng)出來的三、

計(jì)算機(jī)組成和計(jì)算機(jī)體系結(jié)構(gòu)計(jì)算機(jī)體系結(jié)構(gòu)：2.計(jì)算機(jī)組成：是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性，它包含了許多對程序員來說是透明的（即程序員不知道的）硬件細(xì)節(jié)。是指那些能夠被程序員所見到的計(jì)算機(jī)系統(tǒng)的屬性，即概念性的結(jié)構(gòu)與功能特性，通常是指用機(jī)器語言編程的程序員（也包括匯編語言程序設(shè)計(jì)者和匯編程序設(shè)計(jì)者所看到的傳統(tǒng)機(jī)器的屬性，大都屬于抽象的屬性。由于計(jì)算機(jī)系統(tǒng)具有多級(jí)層次結(jié)構(gòu)因此，站在不同層次上編程的程序員所看到的計(jì)算機(jī)屬性也是各不相同的。組成：屬性的具體實(shí)現(xiàn)精髓：第1章計(jì)算機(jī)系統(tǒng)概論--1.1計(jì)算機(jī)系統(tǒng)簡介精髓：體系結(jié)構(gòu)：概念性的結(jié)構(gòu)與功能特性，抽象的屬性注：同一體系結(jié)構(gòu)可以有不同的組成方式；不同層次的使用者看到的屬性是不同的。人才是培養(yǎng)出來的馮.諾依曼，英籍匈牙利科學(xué)家，參與了世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)“埃尼阿克”的設(shè)計(jì)工作。一、馮.諾依曼計(jì)算機(jī)“存儲(chǔ)程序”計(jì)算機(jī)1.

計(jì)算機(jī)由五大部件組成3.

指令和數(shù)據(jù)用二進(jìn)制表示4.

指令由操作碼和地址碼組成6.

以運(yùn)算器為中心2.

指令和數(shù)據(jù)以同等地位存于存儲(chǔ)器

可按地址尋訪5.

存儲(chǔ)程序使機(jī)器能自動(dòng)地執(zhí)行程序存儲(chǔ)程序原理，即馮.諾依曼原理第1章計(jì)算機(jī)系統(tǒng)概論--1.2計(jì)算機(jī)硬件系統(tǒng)的基本組成人才是培養(yǎng)出來的存儲(chǔ)器輸入設(shè)備運(yùn)算器控制器輸出設(shè)備第1章計(jì)算機(jī)系統(tǒng)概論--1.2計(jì)算機(jī)硬件系統(tǒng)的基本組成將信息轉(zhuǎn)換成機(jī)器能識(shí)別的形式存放數(shù)據(jù)和程序算術(shù)運(yùn)算邏輯運(yùn)算指揮程序運(yùn)行將結(jié)果轉(zhuǎn)換成人們熟悉的形式人才是培養(yǎng)出來的第1章計(jì)算機(jī)系統(tǒng)概論--1.2計(jì)算機(jī)硬件系統(tǒng)的基本組成二、現(xiàn)代計(jì)算機(jī)結(jié)構(gòu)以存儲(chǔ)器為核心程序存儲(chǔ)器輸出設(shè)備輸入設(shè)備運(yùn)算器控制器數(shù)據(jù)結(jié)果計(jì)算人才是培養(yǎng)出來的第1章計(jì)算機(jī)系統(tǒng)概論--1.2計(jì)算機(jī)硬件系統(tǒng)的基本組成三.計(jì)算機(jī)的工作過程下面用動(dòng)畫形式演示如下指令的執(zhí)行過程：1000：10MOVAL，[2000H]；A000201000：103ADDAL，02H；04021000：105HLT；F4人才是培養(yǎng)出來的第1章計(jì)算機(jī)系統(tǒng)概論--1.2計(jì)算機(jī)硬件系統(tǒng)的基本組成人才是培養(yǎng)出來的附：容量單位第1章計(jì)算機(jī)系統(tǒng)概論--1.3計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)一、計(jì)算機(jī)硬件的性能指標(biāo)2.存儲(chǔ)容量：存放二進(jìn)制信息的總數(shù)量。包括主存容量輔存容量表示方法1：存儲(chǔ)單元個(gè)數(shù)×存儲(chǔ)字長主存容量表示方法2：字節(jié)數(shù)比如，2KB輔存容量1b：一個(gè)二進(jìn)制比特位。0或者11B：一個(gè)字節(jié)，等于8個(gè)二進(jìn)制比特位。大小固定不變。1K=210=1024≈1000=1031.機(jī)器字長：CPU一次能處理數(shù)據(jù)的位數(shù)（與CPU中的寄存器位數(shù)

有關(guān)。）1M=1K×1K=220

現(xiàn)在用來描述內(nèi)存大小，比如256M內(nèi)存。1G=230現(xiàn)在用來描述硬盤大小，比如80G硬盤。處理器內(nèi)寄存器、運(yùn)算器、內(nèi)部數(shù)據(jù)總線等部件的寬度。人才是培養(yǎng)出來的另外，計(jì)算機(jī)性能的優(yōu)劣與系統(tǒng)結(jié)構(gòu)、硬件組成、外設(shè)配置、軟件種類等有關(guān)，對于用戶而言著重考慮性價(jià)格比（相對指標(biāo)）第1章計(jì)算機(jī)系統(tǒng)概論--1.3計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)MIPS：每秒執(zhí)行百萬條指令（單位時(shí)間內(nèi)執(zhí)行指令的平均數(shù)）CPI：執(zhí)行一條指令所需時(shí)鐘周期數(shù)FLOPS：每秒浮點(diǎn)運(yùn)算次數(shù)=ni

=1fi

tiTM∑吉普森法運(yùn)算精度、運(yùn)算速度、存儲(chǔ)容量3.運(yùn)算速度

主頻：

Intel(R)Celeron（R）CPU2.53GHZ即計(jì)算機(jī)的時(shí)鐘頻率注：人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用§2.1計(jì)算機(jī)的發(fā)展史§2.2計(jì)算機(jī)的應(yīng)用§2.3計(jì)算機(jī)的展望人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史電子管計(jì)算機(jī)晶體管計(jì)算機(jī)集成電路計(jì)算機(jī)一、計(jì)算機(jī)的產(chǎn)生和發(fā)展計(jì)算機(jī)系統(tǒng)是經(jīng)過一系列歷史演變過程的產(chǎn)物。這個(gè)歷史演變過程可分為五個(gè)階段。1．第一代電子管計(jì)算機(jī)（1946－1957）①計(jì)算機(jī)使用的邏輯元件為電子管；體積龐大、功耗高、穩(wěn)定性差②軟件主要使用機(jī)器語言，后期使用匯編語言。主要特點(diǎn)“埃尼阿克”：世界上第一臺(tái)電子數(shù)字計(jì)算機(jī)，1946年美國賓夕法尼亞大學(xué)電氣工程師?？颂睾臀锢韺W(xué)家莫奇萊博士等人，花了20人年研制成功的。代表SSI:晶體管數(shù)10~100MSI:晶體管數(shù)100~1,000LSI:晶體管數(shù)1,000~10,0000

VLSI:晶體管數(shù)100,000~人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史世界上第一臺(tái)電子計(jì)算機(jī)ENIAC(1946)人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史①硬件上，采用中、小規(guī)模集成電路（MSI、SSI）,用半導(dǎo)體存儲(chǔ)器；②軟件上，把管理程序發(fā)展成為現(xiàn)在的操作系統(tǒng)，采用了微程序控制技術(shù)3．第三代計(jì)算機(jī)（1965－1971）4．第四代計(jì)算機(jī)（1972－）①采用大規(guī)模集成電路及超大規(guī)模集成電路（LS、VLSI）；②計(jì)算機(jī)的操作系統(tǒng)更加完善，在語音、圖像處理、多媒體技術(shù)、③網(wǎng)絡(luò)以及人工智能等方面取得了很大發(fā)展。①所使用的邏輯元件為晶體管；普遍采用磁芯作為主存儲(chǔ)器；②采用磁帶或磁盤作為輔助存儲(chǔ)器；③出現(xiàn)了Fortran、Cobol等高級(jí)語言，并出現(xiàn)了機(jī)器內(nèi)部的管理程序2．第二代計(jì)算機(jī)（1958－1964）主要特點(diǎn)主要特點(diǎn)③高級(jí)語言更加流行，如Basic、Pascal等。主要特點(diǎn)人才是培養(yǎng)出來的CPU插座CPU調(diào)壓器主板芯片組存儲(chǔ)器插座總線插槽兩塊特殊的集成電路芯片ROM(BIOS)CMOS第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史主板主板、芯片組與BIOS附：人才是培養(yǎng)出來的PCI槽內(nèi)存槽AGP槽CPU接口打印機(jī)接口USB接口附：系統(tǒng)主板人才是培養(yǎng)出來的Slot

主機(jī)板Socket

主機(jī)板IDE插槽RAM插槽PCI插槽ISA插槽AGP插槽軟驅(qū)插槽人才是培養(yǎng)出來的

年代代表芯片字長時(shí)鐘頻率平均指令執(zhí)行時(shí)間集成度工藝水平1971-1973Intel400480081MHZ40微秒2000P-MOS10微米光刻4位8位1973-1977Intel8085M680002--4MHZ1--2微秒5000N-MOS6微米光刻8位1978-1980Intel8086ZilogZ80004--8MHZ0.5微秒2萬-6萬H-MOS3微米光刻8位1980-1984Intel80286

16位10MHZ0.2微秒10萬1985-1989Intel8038680486

16--50MHZ0.1微秒15-100萬32位CHMOS工藝1.2微米光刻1989-1995Intel80586（奔騰）

32位100-550萬75--100MHzNMOS工藝幾十納秒1995-現(xiàn)在奔騰系列安騰系列幾GHZ<=納秒可達(dá)115000萬65--130納米32位64位第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史2.微處理器的發(fā)展人才是培養(yǎng)出來的3.我國計(jì)算機(jī)的發(fā)展第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史我國計(jì)算機(jī)的研究工作是從1956年開始的。

1958年10月，我國研究成功電子管數(shù)字計(jì)算機(jī)。

1964年，晶體管數(shù)字計(jì)算機(jī)問世。

1971年，開發(fā)出了集成電路數(shù)字計(jì)算機(jī)。

1975年，開始研制微型計(jì)算機(jī)。

1978年，研制出了每秒500萬次的大型計(jì)算機(jī)。1984年，國防科技大學(xué)成功研制出每秒1億次的“銀河”電子計(jì)算機(jī)，隨后又研制出了“銀河II型”機(jī)和“銀河III型”機(jī)。2000年，超級(jí)計(jì)算機(jī)最高浮點(diǎn)運(yùn)算速度達(dá)到每秒1萬億次，我國的神威號(hào)計(jì)算機(jī)的運(yùn)算速度達(dá)到3840億次，使我國成為美國、日本之后國際上第三個(gè)擁有高速計(jì)算機(jī)的國家。人才是培養(yǎng)出來的HP:ASCI

Q

4096個(gè)CPU最大平均速度13.88TF(1012)第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.1計(jì)算機(jī)的發(fā)展史人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.2計(jì)算機(jī)的應(yīng)用六、微型機(jī)的應(yīng)用范圍科學(xué)計(jì)算

數(shù)據(jù)處理生產(chǎn)控制事務(wù)處理多媒體賽博空間人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.3計(jì)算機(jī)的展望一、計(jì)算機(jī)的發(fā)展方向1.巨型化1983年研制成功的銀河億次巨型計(jì)算機(jī)研制高速度、強(qiáng)功能的大型機(jī)和巨型機(jī)以適應(yīng)軍事和尖端工業(yè)的需要。巨型機(jī)的發(fā)展集中體現(xiàn)了計(jì)算機(jī)科學(xué)技術(shù)的發(fā)展水平，它可以推動(dòng)計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、硬件、軟件的理論及技術(shù)、計(jì)算數(shù)學(xué)以及計(jì)算機(jī)應(yīng)用等多個(gè)學(xué)科的發(fā)展，所以它的生產(chǎn)標(biāo)志著一個(gè)國家的尖端科技的發(fā)展程度。人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.3計(jì)算機(jī)的展望計(jì)算機(jī)網(wǎng)絡(luò)就是按照約定的協(xié)議將若干臺(tái)獨(dú)立的計(jì)算機(jī)通過通信線路相互連接起來，形成彼此能夠相互通信的一組相關(guān)的或獨(dú)立的計(jì)算機(jī)系統(tǒng)。它們有數(shù)據(jù)傳輸?shù)裙δ?，并具有共享?shù)據(jù)、共享計(jì)算機(jī)資源以及均衡負(fù)荷等優(yōu)點(diǎn)。計(jì)算機(jī)網(wǎng)絡(luò)的發(fā)展，使用戶可在同一時(shí)間、不同地點(diǎn)使用同一個(gè)計(jì)算機(jī)網(wǎng)絡(luò)系統(tǒng)，從而大大提高了計(jì)算機(jī)系統(tǒng)的使用效率，加速了社會(huì)信息化的進(jìn)程。3.網(wǎng)絡(luò)化路由器交換機(jī)IP網(wǎng)絡(luò)路由器人才是培養(yǎng)出來的第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.3計(jì)算機(jī)的展望4.智能化國家智能計(jì)算機(jī)研究發(fā)展中心智能化就是使計(jì)算機(jī)具有人工智能，具有學(xué)習(xí)能力、能自動(dòng)進(jìn)行邏輯判斷、類似于人腦的思維；具有問題求解和推理功能以及具有知識(shí)庫系統(tǒng)。人才是培養(yǎng)出來的5.多媒體化多媒體技術(shù)是把電視的視聽信息傳播能力與計(jì)算機(jī)交互控制能力相結(jié)合。創(chuàng)造出能集文、圖、聲、像于一體的新型信息處理模塊。計(jì)算機(jī)多媒體化后，將具有全數(shù)字式、全動(dòng)態(tài)、全屏幕的播放、編輯和創(chuàng)作多媒體信息的功能，具有控制和傳輸多媒體電子郵件、電視會(huì)議等多種功能，使人耳目一新。

在個(gè)人計(jì)算機(jī)上配以多媒體設(shè)備就構(gòu)成了多媒體個(gè)人計(jì)算機(jī)。第2章計(jì)算機(jī)的發(fā)展及應(yīng)用–2.3計(jì)算機(jī)的展望人才是培養(yǎng)出來的第3章系統(tǒng)總線§3.1總線的基本概念§3.2總線的分類§3.3總線的特性與性能指標(biāo)§3.4總線結(jié)構(gòu)§3.5總線控制人才是培養(yǎng)出來的第3章系統(tǒng)總線3.1總線的基本概念一、引入緣由CPU內(nèi)存網(wǎng)卡顯卡聲卡鍵盤/鼠標(biāo)思考：（1）這些部件如何進(jìn)行連接呢？（2）如果其中的某些部件損壞了，買來新的能否兼容呢？人才是培養(yǎng)出來的第3章系統(tǒng)總線3.1總線的基本概念1.總線：是計(jì)算機(jī)系統(tǒng)中各部件之間的公共的信息傳遞通道。

是各個(gè)部件共享的傳輸介質(zhì)。英文名字：BUS。2.基本功能：借助于總線，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址信息數(shù)據(jù)信息控制信息的交換，并在爭用資源的基礎(chǔ)上進(jìn)行工作。（2）并行（多根線）3.總線上信息的傳送（1）串行(一根線)4.基本特性：任一時(shí)刻，只能有一個(gè)方向的信息流動(dòng)，不允許有相向行為。即可以一發(fā)一收一發(fā)多收,不可以多發(fā)一收多發(fā)多收二、基本概念通過總線，計(jì)算機(jī)各部件間進(jìn)行各種數(shù)據(jù)和命令的傳送！人才是培養(yǎng)出來的第3章系統(tǒng)總線3.1總線的基本概念三、總線舉例1.單總線結(jié)構(gòu)框圖單總線（系統(tǒng)總線）

CPU

M.M

I/O接口

外部設(shè)備1

外部設(shè)備2

I/O接口…

外部設(shè)備n

I/O接口…人才是培養(yǎng)出來的第3章系統(tǒng)總線3.1總線的基本概念三、總線舉例2.面向CPU的雙總線結(jié)構(gòu)框圖中央處理器CPUI/O總線M總線主存儲(chǔ)器

M.MI/O接口

外部設(shè)備1

外部設(shè)備2……I/O接口I/O接口

外部設(shè)備n人才是培養(yǎng)出來的第3章系統(tǒng)總線3.1總線的基本概念三、總線舉例3.以存儲(chǔ)器為中心的雙總線結(jié)構(gòu)框圖

M.M存儲(chǔ)總線系統(tǒng)總線

CPU

I/O接口

外部設(shè)備1…

外部設(shè)備n

I/O接口…人才是培養(yǎng)出來的第3章系統(tǒng)總線3.2總線的分類一、總線的分類1.片內(nèi)總線：它位于微處理器芯片內(nèi)部，故稱為芯片內(nèi)部總線。用于微處理器內(nèi)部ALU和各種寄存器等部件間的互連及信息傳送。

CPU特點(diǎn)：芯片生產(chǎn)廠家決定。用戶看不見，摸不到，掌控不了。速度極快，幾乎不需要時(shí)間來衡量。片內(nèi)總線結(jié)構(gòu)分為單總線雙總線三總線人才是培養(yǎng)出來的第3章系統(tǒng)總線3.2總線的分類一、總線的分類2.系統(tǒng)總線計(jì)算機(jī)各部件（CPU、內(nèi)存、I/O接口）之間的信息傳輸線。板/卡CPU總線緩沖控制器存儲(chǔ)器I/0CPUI/O接口板/卡公共存儲(chǔ)器板/卡系統(tǒng)總線注：系統(tǒng)總線上傳送的信息包括數(shù)據(jù)信息、地址信息、控制信息，因此，系統(tǒng)總線包含有三種不同功能的總線，即數(shù)據(jù)總線DB（DataBus）、

地址總線AB（AddressBus）和控制總線CB（ControlBus）。

人才是培養(yǎng)出來的第3章系統(tǒng)總線3.2總線的分類一、總線的分類稱為“數(shù)據(jù)總線寬度”。8/16/32/64位（與機(jī)器字長、存儲(chǔ)字長有關(guān)）CPU內(nèi)存...DBB、C、一組（多根）、雙向A、2.系統(tǒng)總線計(jì)算機(jī)各部件（CPU、內(nèi)存、I/O接口）之間的信息傳輸線。（1）數(shù)據(jù)總線DB①

定義：用來傳輸各個(gè)部件之間的數(shù)據(jù)信息。②特點(diǎn)&理解人才是培養(yǎng)出來的第3章系統(tǒng)總線3.2總線的分類一、總線的分類（2）地址總線DB①定義：一組用來指出數(shù)據(jù)總線上的數(shù)據(jù)所對應(yīng)的內(nèi)存單元地址或Ｉ／Ｏ外設(shè)地址的總線。②

特點(diǎn)與理解：稱為“地址總線寬度”。8/16/32位（CPU可訪問的存儲(chǔ)空間大小為2n）CPU內(nèi)存I/O外設(shè)A、一組（多根），單向，由CPU發(fā)出。B、C、......AB人才是培養(yǎng)出來的第3章系統(tǒng)總線3.2總線的分類一、總線的分類一根/多根，單向。CPU內(nèi)存I/O外設(shè)可由CPU發(fā)出，也可以由其他部件發(fā)出。A、B、C、（3）控制總線AB①

定義：各個(gè)功能部件之間相互協(xié)調(diào)工作的控制信號(hào)。②

特點(diǎn)與理解：Cpu讀內(nèi)存信號(hào)：RDCpu寫內(nèi)存信號(hào)：WR外設(shè)向CPU發(fā)出的中斷請求信號(hào)。CB...人才是培養(yǎng)出來的

3.外總線：也稱通信總線。用于兩個(gè)系統(tǒng)之間的連接與通信，如兩臺(tái)微機(jī)系統(tǒng)之間、微機(jī)系統(tǒng)與其他電子儀器或電子設(shè)備之間的通信。

常用的通信總線有IEEE-488總線，VXI總線和RS-232串行總線等。外總線不是微機(jī)系統(tǒng)本身固有的，只有微型機(jī)應(yīng)用系統(tǒng)中才有。PC機(jī)1RS-232顯示器電路故障維修測試儀

IEEE-488通信總線第3章系統(tǒng)總線3.2總線的分類一、總線的分類人才是培養(yǎng)出來的1.經(jīng)典結(jié)構(gòu)（初始原型）微處理器

MPC內(nèi)存I/O接口I/O設(shè)備地址總線AB地址信息數(shù)據(jù)信息控制信息數(shù)據(jù)總線DB控制總線CB第3章系統(tǒng)總線3.2總線的分類一、總線的分類人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)CPU

插件板M.M

插件板I/O插件板總線的感性認(rèn)識(shí)BUS人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)1.機(jī)械特性總線在機(jī)械連接方面的性能。引腳個(gè)數(shù)、形狀、幾何尺寸等。2.電氣特性：總線上的每一根傳輸線上信號(hào)的傳遞方向和有效的電平范圍。CPU輸出信號(hào)輸入信號(hào)3.功能特性：總線中每根傳輸線的功能。4.時(shí)間特性：總線中的任一根線在什么時(shí)間內(nèi)有效。時(shí)序圖一、總線的基本特性人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)1、總線寬度：主要是指數(shù)據(jù)總線的數(shù)目。如4/8/16/32/64位。直接影響總線的傳輸率（吞吐量）。一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)。S100為8位ISA為16位EISA為32位PCI-2可達(dá)64位總線寬度不會(huì)超過微處理器外部數(shù)據(jù)總線的寬度。規(guī)律：2、標(biāo)準(zhǔn)傳輸率（總線帶寬）總線本身所能達(dá)到的最高傳送速率。精髓：總線時(shí)鐘為8.33MHZ，則16位總線則標(biāo)準(zhǔn)傳輸率為例如：二、總線的性能指標(biāo)評(píng)價(jià)總線性能的優(yōu)劣：總線上每秒鐘能傳輸?shù)淖畲笞止?jié)量。以MB/S表示。8.33M×2B/s=16.66MB/s人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)二、總線的性能指標(biāo)3、總線定時(shí)協(xié)議（握手機(jī)制）依據(jù)數(shù)據(jù)傳輸采用何種時(shí)鐘控制，可分為異步半同步分離式同步待講……物理線路是一組，功能上地址線

與數(shù)據(jù)線

復(fù)用――分時(shí)復(fù)用。4、總線復(fù)用地址線、數(shù)據(jù)線和控制線三種總線數(shù)的總和。5、信號(hào)線數(shù)并發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式。6、總線控制方式7、其他指標(biāo)如負(fù)載能力、電源電壓、能否擴(kuò)展等。重在理解人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)緣由：為適應(yīng)模塊化設(shè)計(jì)，使各生產(chǎn)廠家的產(chǎn)品具有可組合性和可替換性，需要對總線進(jìn)行規(guī)范，提出一種標(biāo)準(zhǔn)的信息傳遞通道。ISAEISAVL-BUSPCI模塊系統(tǒng)常見總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面定義：系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互聯(lián)的標(biāo)準(zhǔn)界面。第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)1.ISA(IndustrialStandardArchitecture)工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

①工作頻率為8MHz左右②數(shù)據(jù)線為16位（即16位插槽）；地址線為24位。③最大傳輸率16MB/sec④可插接顯卡，聲卡，網(wǎng)卡已及所謂的多功能接口卡等擴(kuò)展插卡⑤缺點(diǎn)是CPU資源占用太高，數(shù)據(jù)傳輸帶寬太小基本特性（1）最早的PC機(jī)的系統(tǒng)總線是IBM公司于1981年推出的基于準(zhǔn)１６位機(jī)PC/XT的總線，稱為PC總線。（2）1984年IBM公司推出了16位PC機(jī)PC/AT，其總線稱為AT總線。然而IBM公司從未公布過他們的AT總線規(guī)格，盡管各兼容機(jī)廠商模仿出了AT總線，但還是存在某些模糊不清的解釋，（3）為了能夠更好的合理開發(fā)外接插板，由Intel公司、IEEE和EISA

集團(tuán)聯(lián)合開發(fā)出與IBM/AT原裝機(jī)總線意義相近的ISA總線

(因此通常我們也把８位和８位／16位兼容的AT總線稱為ISA)。歷史人才是培養(yǎng)出來的

GNDI/OCHCKRESETDRVSD7+5VSD6IRQ9SD5

-5VSD4DRQ2SD3

-12VSD20WSSD1+12VSD0GNDI/OCHRDYSMEMWAENSMEMRSA19IOWSA18MEMCS16SBHEIORSA17IOCS16LA23DACK3SA16IRQ10LA22DRQ3SA15IRQ11LA21DACK1SA14IRQ12LA20DRQ1SA13IRQ15LA19REFRESHSA12IRQ14LA18BCLOCKSA11DACK0LA17IRQ7SA10DRQ0MEMWIRQ6SA9DACK5MEMRIRQ5SA8DRQ5SD8IRQ4SA7DACK6SD9IRQ3SA6DRQ6SD10DACK2SA5DACK7SD11T/CSA4DRQ7SD12BALESA3+5VSD13+5VSA2MASTERSD14OSCSA1GNDSD15GNDSA0

圖7-3ISA總線信號(hào)B1A1

B10A10

B20A20B31A31D1C1D10C10

D18C18ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)）：IRQ9——原來是IRQ2，中斷請求線REFRESH——原為DACK0,刷新信號(hào)。36線的定義如下：SD15~SD8——高8位數(shù)據(jù)線，雙向SBHE——數(shù)據(jù)高位允許信號(hào)，雙向MEMCS16——存儲(chǔ)器16位選擇信號(hào)，輸入，進(jìn)行16位數(shù)據(jù)傳送，接口卡須回送這一信號(hào)EISAIOCS16——I/O設(shè)備16位選擇信號(hào),輸入,進(jìn)行16位數(shù)據(jù)傳送的I/O設(shè)備發(fā)之LA23~LA17——M/IO設(shè)備高7位地址IRQ15~IRQ10——中斷請求信號(hào)，輸入。其中IRQ13保留作為80287的中斷請求線，沒有對外引出DRQ7~DRQ0——DMA請求信號(hào),輸入DACK7~DACK0——DMA響應(yīng)信號(hào),輸出MASTER——I/O處理器發(fā)出的總線控制信號(hào)，表示它已經(jīng)控制了總線,輸入MEMR——16M存儲(chǔ)器讀信號(hào)，雙向SMEMR——只讀1M以內(nèi)的存儲(chǔ)空間MEMW——16M存儲(chǔ)器寫信號(hào)，雙向SMEMW——只寫1M以內(nèi)的存儲(chǔ)空間人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)2.EISA(ExtendedIndustrialStandardArchitecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

發(fā)展歷程①數(shù)據(jù)線32位；地址線32根②最大傳輸速率33MB/S④時(shí)鐘頻率8MHZ⑤支持多處理器控制功能和猝發(fā)方式傳輸③與ISA總線完全兼容1988年為了與IBM的MCA技術(shù)抗衡，九家計(jì)算機(jī)廠商聯(lián)合起來形成EISA集團(tuán)。EISA集團(tuán)為配合32位CPU而設(shè)計(jì)的總線擴(kuò)展標(biāo)準(zhǔn)。它吸收了IBM微通道總線的精華，在ISA總線的基礎(chǔ)上于1998年推出了為32位微機(jī)設(shè)計(jì)的“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”EISA總線(ExtendedISA)，基本特性人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)2.EISA(ExtendedIndustrialStandardArchitecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

圖示：那是1988年的故事了…..人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)思考進(jìn)入１９９３年后，由于微處理器的飛速發(fā)展，使得ISA、EISA顯的落后了。微處理器的高速度和總線的低速度不同步，造成硬盤、圖形卡和其他外設(shè)只能通過一個(gè)慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)。使CPU的高性能受到了嚴(yán)重的影響。從而業(yè)界又提出了PC的一項(xiàng)新技術(shù)LocalBUS。

意義局部總線：在計(jì)算機(jī)的各個(gè)局部范圍內(nèi)制定的總線標(biāo)準(zhǔn)。比如，從結(jié)構(gòu)看，所謂局部總線是在ISA總線和

CPU總線之間增加的一級(jí)總線。含義由于獨(dú)立于CPU的結(jié)構(gòu)，使總線形成了一種獨(dú)特的中間緩沖器的設(shè)計(jì)，從而與CPU及時(shí)鐘頻率無關(guān)，因此用戶可將一些高速外設(shè)，如網(wǎng)絡(luò)適配卡、圖形卡、硬盤控制器等從ISA總線上卸下而通過局部總線直接掛接到CPU總線上，使之與高速的CPU

總線相匹配，而毋須擔(dān)心在不同時(shí)鐘頻率下會(huì)引起性能下的分歧。早期的總線標(biāo)準(zhǔn)適用于計(jì)算機(jī)中的各個(gè)設(shè)備，但是由于計(jì)算機(jī)的各個(gè)部件之間的速度差別有可能很大，那么如何充分的發(fā)揮CPU的效率呢？？局部總線是PC體系結(jié)構(gòu)的重大發(fā)展，它打破了數(shù)據(jù)I/O的瓶頸，使高性能CPU的功能得以充分發(fā)揮。作用人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)3.VL-BUS發(fā)展歷程①VESA數(shù)據(jù)總線寬度為32位，地址總線寬度32位，總線最大尋址空間為4GB。②總線時(shí)鐘與CPU主頻有關(guān)，最大不超過40MHz③總線最高傳輸率132MB／s，支持BurstMode突發(fā)傳輸方式基本特性[1992]EISA是一種支持多處理器的高性能32位標(biāo)準(zhǔn)總線，但由于要兼顧ISA，防礙了EISA總線速度的進(jìn)一步提高。為打破CPU與外設(shè)之間的數(shù)據(jù)傳輸瓶頸，提高微機(jī)的整體性能VESA(Video

EletronicsStandardAssociation視頻電子標(biāo)準(zhǔn)協(xié)會(huì))聯(lián)合60余家公司對PC總線進(jìn)行創(chuàng)新，推出了VESALocalBus(簡稱VL總線)局部總線標(biāo)準(zhǔn)VESAv1.0.從VESA局部總線結(jié)構(gòu)上看，局部總線好像是在傳統(tǒng)總線和CPU之間又插入了一級(jí)，將一些高速外設(shè)如網(wǎng)絡(luò)適配器、GUI圖形板、多媒體、磁盤控制器等從傳統(tǒng)總線上卸下，直接通過局部總線掛接到CPU總線上，使之與高速CPU相匹配。人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例2.VL-BUS局部總線結(jié)構(gòu)系統(tǒng)總線ISAEISAVLBUS33MHz的32位數(shù)據(jù)通路多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器……VL-BUS依賴于CPU人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)3.VL-BUS抓住機(jī)遇，好好學(xué)習(xí)由于VESA標(biāo)準(zhǔn)總線幾乎是486CPU信號(hào)的延伸，故VL與486匹配達(dá)到最佳，能夠充分發(fā)揮486微機(jī)各部件的性能，因此在486系列微機(jī)基本上都采用了VESA總線。由于VESA總線是直接掛在CPU上，在CPU升級(jí)或任務(wù)變動(dòng)時(shí)都會(huì)使得VESA不再適用，例如，VESA不能支持Pentium及其以上的芯片。因此，隨著486芯片的衰落，VESA已逐漸消失……1994、1995年風(fēng)行一時(shí)的圖形加速卡即采用此設(shè)計(jì)。那是486時(shí)代（1994、1995年）的故事了……人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)4.PCI(PeripheralComponentInterconnect)外部設(shè)備互聯(lián)總線

★[1993~1994]在PCI發(fā)布一年之后，英特爾公司緊接著提出64位的PCI總線，它的傳輸性能達(dá)到266MBps，但主要用于企業(yè)服務(wù)器和工作站領(lǐng)域；由于這些領(lǐng)域?qū)偩€性能要求較高，64位/33MHz規(guī)格的PCI很快又不夠用，英特爾遂將它的工作頻率提升到66MHz?！锒S著X86服務(wù)器市場的不斷擴(kuò)大，64位/66MHz規(guī)格的PCI總線理所當(dāng)然成為該領(lǐng)域的標(biāo)準(zhǔn)，針對服務(wù)器/工作站平臺(tái)設(shè)計(jì)的SCSI卡、RAID控制卡、千兆網(wǎng)卡等設(shè)備無一例外都采用64位PCI接口，乃至到今天，這些設(shè)備還被廣泛使用.不過，PC領(lǐng)域的32位總線一直都沒有得到升級(jí)，工作頻率也停留于33MHz.[4][1992~1993]有沒有一種既具有VESA局部總線的高數(shù)據(jù)傳輸率、又與CPU相對獨(dú)立、并且功能更強(qiáng)的總線?在多媒體技術(shù)應(yīng)用的需求和硬件發(fā)展的推動(dòng)下Intel與IBMCOMPAQ、AST、HP等100多家公司聯(lián)合推出PCI局部總線標(biāo)準(zhǔn)。于是1993年，第一臺(tái)PCI電腦問世。發(fā)展歷程目前主流的PCI規(guī)范有PCI2.0、PCI2.1和PCI2.2三種。

人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)4.PCI(PeripheralComponentInterconnect)外部設(shè)備互聯(lián)總線

PCI界面顯示卡人才是培養(yǎng)出來的人才是培養(yǎng)出來的PCI總線：CLK—時(shí)鐘RST—復(fù)位AD(31~0）—地址數(shù)據(jù)復(fù)用線，T1地址，后數(shù)據(jù)C/BE(3~0)—總線命令和字節(jié)使能信號(hào)PAR—偶校驗(yàn)位FRAME—總線幀處理TRDY—目的設(shè)備準(zhǔn)備好IRDY—源操作設(shè)備準(zhǔn)備好STOP—總線主應(yīng)當(dāng)停止工作LOCK—鎖信號(hào)，阻塞鎖上的單元IDSEL—初始設(shè)備選擇信號(hào)DEVSEL—設(shè)備選擇信號(hào)REQ—總線請求GNT—總線請求允許PERR—奇偶校驗(yàn)錯(cuò)SERR—系統(tǒng)錯(cuò)SBO—Cache探測信號(hào),表示擊中修改過的行SDONE—查詢完成AD(63~32)—數(shù)據(jù)擴(kuò)充位，REQ64和

ACK64有效時(shí)它有效C/BE(7~4)—字節(jié)使能REQ64—請求64位數(shù)據(jù)處理ACK64—64位數(shù)據(jù)處理允許PAR64—校驗(yàn)4個(gè)高位字節(jié)TCK—測試時(shí)鐘TDI—測試數(shù)據(jù)輸入TDO—測試數(shù)據(jù)輸出TMS—測試模式選擇TRST—測試復(fù)位人才是培養(yǎng)出來的AGP插槽第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)5.AGP：（Accelerated-Graphics-Port：加速圖形端口）

發(fā)展歷程

AGP8X標(biāo)準(zhǔn)沒有輝煌太長時(shí)間，PCIExpress總線的出現(xiàn)宣告PCI和AGP體系將被終結(jié)。但由于過渡不可能短時(shí)間完成，AGP8X至今在市場上還非?；钴S，尤其是在中低端領(lǐng)域還占據(jù)著主流地位。命運(yùn)

1996年，3D顯卡出現(xiàn)，揭開3D時(shí)代的序幕。由于3D顯卡需要與CPU進(jìn)行頻繁的數(shù)據(jù)交換，而圖形數(shù)據(jù)往往較為龐大，PCI總線顯得力不從心，這時(shí)

INTEL便在PCI的基礎(chǔ)上專門研發(fā)出一種針對顯卡的總線標(biāo)準(zhǔn)，這就是大名鼎鼎的AGP總線。1996年7月，AGP1.0標(biāo)準(zhǔn)問世。

★1998年5月INTEL發(fā)布了AGP2.0版規(guī)范。工作頻率仍為

66MHZ，但電壓降到1.5v。

★2000年8月INTEL發(fā)布了AGP3.0規(guī)范，工作電壓降到0.8v。人才是培養(yǎng)出來的(這是采用AGP的顯卡)第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)5.AGP：（Accelerated-Graphics-Port：加速圖形端口）

那是1996～2000年之間的故事了……人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)發(fā)展6.PCI—ExpressPCI—Express是一種通用的總線規(guī)格，它最早由Intel所提倡和推廣（也既是之前的3GIO），它最終的設(shè)計(jì)目的是為了取代現(xiàn)有計(jì)算機(jī)系統(tǒng)內(nèi)部的總線傳輸接口，這不只包括顯示接口，還囊括了CPU、PCI、HDD、Network等多種應(yīng)用接口。從而可以像Hyper—Transport一樣，用以解決現(xiàn)今系統(tǒng)內(nèi)數(shù)據(jù)傳輸出現(xiàn)的瓶頸問題，并且為未來的周邊產(chǎn)品性能提升作好充分的準(zhǔn)備。以往計(jì)算機(jī)系統(tǒng)的各種設(shè)備共用一個(gè)帶寬，采用了并行互聯(lián)，這大大影響了系統(tǒng)整體的性能表現(xiàn)，同時(shí)并行信號(hào)由于相互干擾也嚴(yán)重制約了日后速度的進(jìn)一步提升。而PCI—E則采用了串行互聯(lián)方式，以點(diǎn)對點(diǎn)的形式進(jìn)行數(shù)據(jù)傳輸，每個(gè)設(shè)備都可以單獨(dú)的享用帶寬，從而大大提高了傳輸速率，而且也為更高的頻率提升創(chuàng)造了條件。

從早期80年代的ISA接口的8.33MB/S到90年代PCI接口的133ＭＢ／Ｓ，龐大的數(shù)據(jù)傳輸運(yùn)算的需要，應(yīng)該有一種全新的接口來取代AGP的地位，這時(shí)，擁有4GB/S起始傳輸速率的PCI—Express面世了。人才是培養(yǎng)出來的第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)全新的PCI—Express構(gòu)架圖人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）

CPU

M.M

I/O接口

外部設(shè)備1

外部設(shè)備2

I/O接口…

外部設(shè)備n

I/O接口…（1）不允許同一時(shí)刻有兩個(gè)以上的部件向總線傳輸信息，系統(tǒng)工作效率低。（2）總線設(shè)備之間傳輸速率不匹配。2、易形成系統(tǒng)的瓶頸1、控制簡單、便于擴(kuò)充、造價(jià)低。特點(diǎn)：CPU、存儲(chǔ)器、I/O口作為總線設(shè)備掛在一條總線上。含義：人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)二、多總線結(jié)構(gòu)精髓：采用多種速率不同的總線，將工作速度相差較大的設(shè)備掛在不同的總線上，低速總線作為高速總線的一個(gè)設(shè)備工作。1.雙總線結(jié)構(gòu)主存總線I/O總線（高速總線）（低速總線）通道具有特殊功能的處理器由通道對I/O統(tǒng)一管理

I/O接口設(shè)備n

……

I/O接口設(shè)備0

CPU主存人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)二、多總線結(jié)構(gòu)2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線

CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……（1）任一時(shí)刻只能使用一種總線。（2）主存總線和DMA總線不能同時(shí)對主存進(jìn)行存取。（3）I/O總線只有在CPU執(zhí)行I/O指令時(shí)才用到。特點(diǎn)：人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)二、多總線結(jié)構(gòu)3.三總線結(jié)構(gòu)（另一種形式）系統(tǒng)總線局部總線擴(kuò)展總線局域網(wǎng)CPUCache擴(kuò)展總線接口Modem串行接口SCSI局部I/O控制器主存（1）I/O與主存之間通信不經(jīng)過CPU。（2）可以掛接更多的I/O設(shè)備。（3）擴(kuò)展總線與系統(tǒng)總線可進(jìn)行信息傳遞。特點(diǎn)：人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)二、多總線結(jié)構(gòu)4.四總線結(jié)構(gòu)系統(tǒng)總線局部總線高速總線擴(kuò)展總線主存擴(kuò)展總線接口局域網(wǎng)SCSI多媒體CPU調(diào)制解調(diào)器串行接口FAX圖形Cache/橋（1）高速設(shè)備與CPU聯(lián)系緊密，也可更加獨(dú)立的工作。（2）系統(tǒng)模塊化程度更加清晰。特點(diǎn)：人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例系統(tǒng)總線存儲(chǔ)器SCSIII控制器主存控制器ISAEISA8MHz16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz32位數(shù)據(jù)通路調(diào)制解調(diào)器多媒體高速局域網(wǎng)高性能圖形

CPU…人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例2.VL-BUS局部總線結(jié)構(gòu)系統(tǒng)總線ISAEISAVLBUS33MHz的32位數(shù)據(jù)通路多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲(chǔ)器局部總線控制器

SCSIⅡ控制器……VL-BUS依賴于CPU人才是培養(yǎng)出來的CPU多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISAEISA標(biāo)準(zhǔn)總線控制器

SCSIⅡ

控制器存儲(chǔ)器第3章系統(tǒng)總線3.4總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例3.PCI總線結(jié)構(gòu)PCI橋PCI總線系統(tǒng)總線人才是培養(yǎng)出來的第3章系統(tǒng)總線3.4總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例4.多層PCI總線結(jié)構(gòu)PCI總線2存儲(chǔ)器橋0橋4

PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級(jí)橋第二級(jí)橋第三級(jí)橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲(chǔ)器總線

標(biāo)準(zhǔn)總線CPU人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制一、總線控制的功能和特點(diǎn)1、總線控制就是管理總線的使用，包括總線上設(shè)備的管理和設(shè)備使用總線的過程管理。具體功能如下：總線控制總線仲裁總線定時(shí)（通信控制）總線連接：實(shí)現(xiàn)不同總線協(xié)議之間的轉(zhuǎn)換?？偩€資源的管理資源：存儲(chǔ)空間、I/O空間、中斷、通道管理：資源分配、沖突判定、設(shè)備選擇、啟動(dòng)、復(fù)位（2）總線控制器在實(shí)現(xiàn)技術(shù)上并不一定存在一個(gè)獨(dú)立的控制器模塊。它的功能可能分布在總線的各個(gè)部件或設(shè)備上。（1）總線控制的功能由總線控制器來完成。包括判優(yōu)控制（仲裁邏輯）通信控制特點(diǎn)：人才是培養(yǎng)出來的1.總線上的設(shè)備分類第3章系統(tǒng)總線3.5總線控制二、總線判優(yōu)控制控制能力（2）（1）信息傳送方向總線源設(shè)備總線目標(biāo)設(shè)備訪問控制形式存儲(chǔ)器設(shè)備I/O設(shè)備當(dāng)多個(gè)總線主設(shè)備同時(shí)發(fā)出總線請求時(shí)，就會(huì)出現(xiàn)競爭總線控制權(quán)的問題故必須要有總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主使用方?？偩€仲裁根據(jù)總線仲裁電路的位置不同，仲裁方式集中式仲裁：仲裁邏輯電路集中在一處。分布式仲裁：2.總線主設(shè)備：總線從設(shè)備：☆☆☆對總線具有控制權(quán)，信息傳送的發(fā)起者。沒有總線控制權(quán)，只能響應(yīng)從主設(shè)備發(fā)來的總線命令控制能力（1）☆仲裁邏輯分布在多個(gè)部件或設(shè)備上。理解Bus設(shè)備1設(shè)備n人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制3.集中仲裁的方式（1）鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湶樵兎绞剑┛偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意I/O接口1人才是培養(yǎng)出來的鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湶樵兎绞剑┨攸c(diǎn)：第3章系統(tǒng)總線3.5總線控制3.集中仲裁的方式①

總線授權(quán)信號(hào)BG串行地從一個(gè)I/O設(shè)備傳送到下一個(gè)I/O設(shè)備。②

優(yōu)先級(jí)固定：離“總線控制部件”最近的優(yōu)先級(jí)最高，最遠(yuǎn)的優(yōu)先級(jí)最低。故優(yōu)先級(jí)通過物理上的排隊(duì)電路來實(shí)現(xiàn)的。③

設(shè)計(jì)簡單：采用很少的幾根線，就可按一定的優(yōu)先級(jí)實(shí)現(xiàn)總線仲裁。易于擴(kuò)充設(shè)備。④

若第J個(gè)設(shè)備中的接口電路出現(xiàn)故障，則第J個(gè)之后的都無法正常工作。即對電路故障很敏感。⑤

若優(yōu)先級(jí)高的設(shè)備頻繁發(fā)出請求，則優(yōu)先級(jí)低的設(shè)備可能很長時(shí)間都無法得到總線控制權(quán)。人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制

0I/O接口1計(jì)數(shù)器設(shè)備地址

1（2）計(jì)數(shù)器定時(shí)方式BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址人才是培養(yǎng)出來的計(jì)數(shù)器定時(shí)方式特點(diǎn)3.集中仲裁的方式第3章系統(tǒng)總線3.5總線控制

④

若從中止點(diǎn)開始，則每個(gè)設(shè)備的優(yōu)先級(jí)相等。

⑤

可通過程序來設(shè)置計(jì)數(shù)器初值，動(dòng)態(tài)來改變其優(yōu)先級(jí)。即可編程。????

②每個(gè)設(shè)備接口都有一個(gè)“設(shè)備地址判別電路”，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí)，該設(shè)備將BS線置為1，獲得了總線的使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。

③若從0開始，各個(gè)設(shè)備的優(yōu)先級(jí)次序同“鏈?zhǔn)讲樵兎ā毕嗤?，此時(shí)優(yōu)先級(jí)的順序是固定的。（誰的地址小，誰的優(yōu)先級(jí)就最高）①

仲裁器接收到請求信號(hào)以后，在BS線為“0”的情況下，讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各個(gè)設(shè)備。人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制4.獨(dú)立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求排隊(duì)器排隊(duì)器②仲裁器內(nèi)設(shè)置排隊(duì)電路。根據(jù)一定的優(yōu)先級(jí)原則進(jìn)行仲裁，以決定響應(yīng)哪個(gè)設(shè)備?？删幊??？偩€同意線BGi總線請求線BRi①

每個(gè)設(shè)備均有一對獨(dú)立的特點(diǎn)：人才是培養(yǎng)出來的主模塊向從模塊發(fā)出地址

和命令，并啟動(dòng)從模塊。第3章系統(tǒng)總線3.5總線控制三、總線的通信控制總線的通信控制：研究并解決主設(shè)備與從設(shè)備如何協(xié)調(diào)一致通信的問題。包括通信何時(shí)開始、何時(shí)結(jié)束等。（總線的定時(shí)）1.含義：2.總線傳輸周期申請分配階段：尋址階段：傳數(shù)階段：結(jié)束階段：主模塊申請總線，總線仲裁決定總線使用權(quán)。主模塊和從模塊交換數(shù)據(jù)主模塊撤銷有關(guān)信息，讓出總線使用權(quán)。

人才是培養(yǎng)出來的由統(tǒng)一時(shí)標(biāo)

控制數(shù)據(jù)傳送。充分挖掘系統(tǒng)總線每瞬間

的潛力。同步通信

半同步通信

3.總線通信的四種方式概述同步、異步結(jié)合。第3章系統(tǒng)總線3.5總線控制三、總線的通信控制分離式通信異步通信采用應(yīng)答方式，沒有公共時(shí)鐘標(biāo)準(zhǔn)通信方式典型特征人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制（1）同步通信含義：通信雙方采用統(tǒng)一時(shí)鐘來控制數(shù)據(jù)的傳送。①

強(qiáng)制性同步，采用統(tǒng)一時(shí)鐘；簡單易控制。②對于每一個(gè)操作，每一時(shí)間都有明確的規(guī)定，顯得比較“死板”。③

必須按照工作速度最慢的部件來設(shè)計(jì)時(shí)鐘。④當(dāng)各個(gè)模塊的存取時(shí)間相差較大時(shí)，會(huì)大大損失總線的工作效率。⑤

適用于總線長度較短，各模塊部件存取時(shí)間比較一致的場合。特點(diǎn)：人才是培養(yǎng)出來的同步式數(shù)據(jù)輸入時(shí)序第3章系統(tǒng)總線3.5總線控制T1總線傳輸周期T2T3T4

時(shí)鐘

地址

讀命令數(shù)據(jù)時(shí)間地址線上出現(xiàn)地址讀命令有效數(shù)據(jù)線上出現(xiàn)數(shù)據(jù)主模塊發(fā)出地址主模塊發(fā)讀命令從模塊提供數(shù)據(jù)主模塊撤銷讀命令人才是培養(yǎng)出來的同步式數(shù)據(jù)輸出時(shí)序第3章系統(tǒng)總線3.5總線控制T1總線傳輸周期T2T3T4

時(shí)鐘

地址

寫命令數(shù)據(jù)人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制（2）異步通信不互鎖方式半互鎖方式全互鎖方式①

沒有公共時(shí)鐘。②采用握手方式，即請求應(yīng)答方式。③

相互通信的設(shè)備其工作速度參差不齊。特點(diǎn)：主設(shè)備從設(shè)備請求信號(hào)主設(shè)備回答信號(hào)從設(shè)備人才是培養(yǎng)出來的同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)。

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別。第3章系統(tǒng)總線3.5總線控制采用公共時(shí)鐘，加入等待機(jī)制，有等待信號(hào)線（WAIT）

既有同步特征，又有異步特征。特點(diǎn):T1T2T3T4TW（1-N）等待狀態(tài)TW是公共時(shí)鐘的整數(shù)信。(3)半同步通信（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作增加一條“等待”響應(yīng)信號(hào)

WAIT人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制小結(jié)同步通信、異步通信、半同步通信共同點(diǎn)主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊向主模塊發(fā)數(shù)據(jù)總線空閑占用總線不占用總線占用總線一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）求同存異人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制（4）分離式通信將總線周期分解為兩個(gè)子周期，充分挖掘系統(tǒng)總線每瞬間的潛力。精髓：

一個(gè)總線傳輸周期子周期1子周期2主模塊

申請占用總線，使用完后，即放棄總線

的使用權(quán)。從模塊

申請占用總線，將各種信息送至總線上。主模塊設(shè)備A設(shè)備BBus主/從主/從人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制分離式通信特點(diǎn)1.各模塊有權(quán)申請占用總線4.采用同步方式通信，不等對方回答3.各模塊準(zhǔn)備數(shù)據(jù)時(shí)，不占用總線2.總線被占用時(shí)，無空閑5.適用于大型計(jì)算機(jī)系統(tǒng)特點(diǎn)充分發(fā)揮了總線的有效占用設(shè)備A設(shè)備BBus主/從主/從Pc機(jī)人才是培養(yǎng)出來的第3章系統(tǒng)總線3.5總線控制復(fù)習(xí)參考題第1題第2題第3題第4題第5題第6題第8題第10題人才是培養(yǎng)出來的第4章存儲(chǔ)器§4.1概述§4.2主存儲(chǔ)器§4.3高速緩沖存儲(chǔ)器（Cache）§4.4輔助存儲(chǔ)器人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.1概述硬盤軟盤光盤磁帶存儲(chǔ)器：用來存放程序和數(shù)據(jù)，是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備?；境ＷR(shí)磁鼓內(nèi)存條U盤MP3MP4移動(dòng)硬盤人才是培養(yǎng)出來的1.按存儲(chǔ)介質(zhì)分類第4章存儲(chǔ)器–4.1概述一、存儲(chǔ)器分類（1）半導(dǎo)體存儲(chǔ)器雙極型（TTL）半導(dǎo)體存儲(chǔ)器MOS型半導(dǎo)體存儲(chǔ)器（2）磁存儲(chǔ)器磁表面存儲(chǔ)器磁芯存儲(chǔ)器已被淘汰磁鼓磁盤磁帶（3）光盤存儲(chǔ)器磁光材料易失非易失（基本要求：必須有兩個(gè)明確的物理狀態(tài)，分別用來表示二進(jìn)制0和1）人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.1概述只讀存儲(chǔ)器（ROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃爍存儲(chǔ)器FLASHROM（EEPROM）順序存取存儲(chǔ)器磁帶直接存取存儲(chǔ)器磁盤隨機(jī)存取存儲(chǔ)器（RAM）存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）（1）存取時(shí)間與物理地址有關(guān)（串行訪問）（2）2.按存取方式分類人才是培養(yǎng)出來的可與CPU直接交換數(shù)據(jù)第4章存儲(chǔ)器–4.1概述3.按在計(jì)算機(jī)中的作用分類磁盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM磁帶光盤介于CPU與內(nèi)存之間后援存儲(chǔ)器人才是培養(yǎng)出來的高低小大快慢輔存速度容量價(jià)格位／二、存儲(chǔ)器的層次結(jié)構(gòu)CPUCPU主機(jī)第4章存儲(chǔ)器–4.1概述寄存器緩存主存磁盤光盤磁帶光盤磁帶1.存儲(chǔ)器的金字塔結(jié)構(gòu)人才是培養(yǎng)出來的二、存儲(chǔ)器的層次結(jié)構(gòu)第4章存儲(chǔ)器–4.1概述2.緩存－－主存層次和主存－－輔存層次緩存CPU主存輔存10ns20ns200nsms

緩存技術(shù)（考慮速度）虛擬內(nèi)存技術(shù)（考慮容量）人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器存儲(chǔ)體讀寫電路MDR........數(shù)據(jù)總線控制電路讀寫驅(qū)動(dòng)器譯碼器............MAR地址總線一、主存的結(jié)構(gòu)MAR：存儲(chǔ)器地址寄存器，用以存放

CPU欲訪問內(nèi)存單元的地址。MDR：存儲(chǔ)器數(shù)據(jù)寄存器，用以存放

CPU和內(nèi)存之間交換的數(shù)據(jù)。人才是培養(yǎng)出來的

R/W

CSm10

2n－110

n位地址

m位數(shù)據(jù)存儲(chǔ)矩陣

M地址譯碼器數(shù)據(jù)緩沖器控制邏輯第4章存儲(chǔ)器–4.2主存儲(chǔ)器認(rèn)真體會(huì)人才是培養(yǎng)出來的數(shù)據(jù)總線地址總線讀寫第4章存儲(chǔ)器–4.2主存儲(chǔ)器MDRMARCPU主存M1.內(nèi)存與CPU的連接模型精髓：三總線的連接：地址總線（AddressBus）控制總線（ControlBus）數(shù)據(jù)總線（DataBus）三總線人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器2.主存中存儲(chǔ)單元地址的分配字節(jié)地址11109876543210字地址840（1）高位字節(jié)

地址為字地址高位字節(jié)低位字節(jié)452301（2）低位字節(jié)

地址為字地址字地址420字節(jié)地址高位字節(jié)低位字節(jié)理解:兩種地址編址方式按字節(jié)編址按字編址1個(gè)字節(jié)=1B=8個(gè)二進(jìn)制位1個(gè)字=Nb（n與機(jī)器有關(guān)）人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器1.存儲(chǔ)容量：存儲(chǔ)二進(jìn)制信息的數(shù)量

2種表示形式：存儲(chǔ)容量＝存儲(chǔ)位數(shù)/8＝存儲(chǔ)字節(jié)數(shù)存儲(chǔ)容量＝存儲(chǔ)單元數(shù)目×存儲(chǔ)字長＝存儲(chǔ)位數(shù)2.存取速度

（采用兩種參數(shù)描述）（1）存取時(shí)間

指從CPU給出有效地址啟動(dòng)一次存取（讀/寫）操作到該操作完成所需的時(shí)間。t存儲(chǔ)器讀出時(shí)間TAR存儲(chǔ)器寫入時(shí)間

TAW存取時(shí)間TA

分為注：t1t2CPU發(fā)出讀操作命令取出數(shù)據(jù)TA含義：二、

主存的性能指標(biāo)人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器2.存取速度（采用兩種參數(shù)描述）

（2）存取周期指連續(xù)兩次存儲(chǔ)器操作之間的最小時(shí)間間隔。存取周期Tmc存取時(shí)間TA存取時(shí)間TA間隔時(shí)間含義：存取周期Tmc略大于存取時(shí)間TA注：

3.存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的信息量。單位位/秒或字節(jié)/秒“帶寬”是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。例：人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器4.功耗：每個(gè)存儲(chǔ)元（一個(gè)二進(jìn)制存儲(chǔ)位所對應(yīng)的存儲(chǔ)電路）消耗功率的大小。微瓦/位5.可靠性對電磁場及溫度變化等的抗干擾能力。用平均故障間隔時(shí)間來衡量。MTBF（MeanTimeBetweenFailures）……反映主存速度的指標(biāo)存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬小節(jié)：小結(jié)人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器三、半導(dǎo)體存儲(chǔ)芯片簡介1.半導(dǎo)體存儲(chǔ)芯片的基本結(jié)構(gòu)（1）

存儲(chǔ)單元數(shù)=編址單元數(shù)=1024個(gè)字（2）每個(gè)存儲(chǔ)單元的位數(shù)（以字來編址）=字長=位容量（3）欲訪問該芯片需要根地址線數(shù)據(jù)線存儲(chǔ)芯片規(guī)格。例某存儲(chǔ)芯片是1k×4，其含義是？？？？？？？理解：譯碼驅(qū)動(dòng)存儲(chǔ)矩陣讀寫電路片選線讀/寫控制線地址線……數(shù)據(jù)線……芯片104人才是培養(yǎng)出來的第4章存儲(chǔ)器–4.2主存儲(chǔ)器2.半導(dǎo)體存儲(chǔ)芯片的譯碼驅(qū)動(dòng)方式(1)線選法只用一個(gè)地址譯碼器，譯碼器輸出的每一根線可選中存儲(chǔ)單元的各位。含義：適用于小容量存儲(chǔ)芯片。特點(diǎn)：0,015,015,70,7

讀/寫控制電路

地址譯碼器

字線015…………16×8矩陣…………07D07D位線讀/寫選通A3A2A1A0……00000,00,7…0……07……D07D

讀/寫選通圖示人才是培養(yǎng)出來的A3A2A1A0A40,310,031,031,31

Y地址譯碼器

X地址譯碼器

32×32

矩陣……A9I/OA8A7A56AY0Y31X0X31D讀/寫……00000000000,031,00,31……I/OD0,0讀第4章存儲(chǔ)器–4.2主存儲(chǔ)器（2）重合法含義：使用兩個(gè)譯碼器，進(jìn)行X和Y兩個(gè)方向的譯碼以選擇某個(gè)存儲(chǔ)單元。特點(diǎn)：適于大容量存儲(chǔ)芯片。人才是培養(yǎng)出來的T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1~T4第4章存儲(chǔ)器–4.2主存儲(chǔ)器四、RAM存儲(chǔ)原理及典型芯片1.靜態(tài)RAM(SRAM)（1）基本存儲(chǔ)元電路（用于存儲(chǔ)“0”和“1”的電路）基本觸發(fā)器電路構(gòu)成觸發(fā)器A′觸發(fā)器非端1T4T~5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端控制管人才是培養(yǎng)出來的T3、T4是負(fù)載管，T1、T2為工作管，T5、T6、T7、T8是控制管。該電路有兩種穩(wěn)定狀態(tài)：T1截止，T2導(dǎo)通為狀態(tài)“1”；T2截止，T1導(dǎo)通為狀態(tài)“0”。若T1截止，A點(diǎn)為高電位，使T2導(dǎo)通，此時(shí)B點(diǎn)處于低電位，而B點(diǎn)的低電位又使T1更加截止，這是一個(gè)穩(wěn)定狀態(tài)。反之如果T1導(dǎo)通，則A點(diǎn)處于低電位，使T2截止，這時(shí)B點(diǎn)處