1、數字電子電路復習練習題一、填空題1.半導體具有三種特性,即:熱敏性、光敏性和_性。2.集電極反向飽和電流I CBO是指發(fā)射極_時,集電極與基極之間加反向電壓時測得的集電極電流,良好的三極管該值較_。3.邏輯函數的反演規(guī)則指出,對于任意一個函數F ,如果將式中所有的_互換,_互換,_互換,就得到F 的反函數F 。4.格雷碼又稱_碼,其特點是任意兩個相鄰的代碼中有_位二進制數位不同。5.從TTL 反相器的輸入伏安特性可以知道兩個重要參數,它們是_和_。6. 輸出n 位代碼的二進制編碼器,一般有 _個輸入信號端。7.全加器是指能實現兩個加數和_三數相加的算術運算邏輯電路。8. 時序電路除了包含組合電

2、路外,還必須包含具有記憶功能的_電路。因此,僅用一般的邏輯函數描述時序電路的邏輯功能是不夠的,必須引進_ 變量。9.要使觸發(fā)器實現異步復位功能(Qn+1=0,應使異步控制信號(低電平有效R D =_,S D =_。10.JK觸發(fā)器當J =K =_時,觸發(fā)器Q n+1=Q n 。11.n 位二進制加法計數器有_個狀態(tài),最大計數值為_。12.用555定時器構成的 單穩(wěn)態(tài)觸發(fā)器,若充放電回路中的電阻、電容分別用R 、C 表示,則該單穩(wěn)態(tài)觸發(fā)器形成的脈沖寬度t w _。13.施密特觸發(fā)器具有兩個_狀態(tài),當輸出發(fā)生正跳變和負跳變時所對應的_電壓是不同的。14.組成ROM 電路中的輸出緩沖器一般由三態(tài)門組

3、成,其作用一是實現對輸出狀態(tài)的_控制,二是提高帶負載能力。15.當RAM 的字數夠用、位數不夠用時,應擴展位數。其方法是將各片RAM的_端、R/W 端 和CS 端并聯(lián)起來即可。 二、選擇題1.與晶體三極管組成的電路相比,MOS 管組成電路的主要特點是 _ 。a .電流控制;b .輸入電阻高;c .帶負載能力強2.下列數碼均代表十進制數6,其中按余3碼編碼的是_。a .0110;b . 1100;c .10013. 已知邏輯函數Y=AB+A B+A B ,則Y 的最簡與或表達式為_。a .A ;b .A+A B ;c . A+B ;d .A+B4.TTL 與非門扇出系數的大小反映了與非門_能力的

4、大小。a .抗干擾;b .帶負載;c . 工作速度5. 如果采用負邏輯分析,正或門即_。a .負與門;b .負或門;c .或門 6.七段顯示譯碼器,當譯碼器七個輸出端狀態(tài)為abcdefg=0011111時(高點平有效,譯碼器輸入狀態(tài)(8421BCD 碼應為_。a.0011;b.0110;c.0101;d.01007.一個8選1數據選擇器,其地址輸入端(選擇控制輸入端的個數應是_個。a.2;b.3;c.4;d.88.要實現輸入為多位、輸出為多位的功能,應選用中規(guī)模集成_組件。a.編碼器;b.譯碼器;c.數據選擇器;d.數值比較器9.對于J-K觸發(fā)器,若J=K,則可完成_觸發(fā)器的邏輯功能。a.R-

5、S;b.D;c.T;d.J-K10.3個移位寄存器組成的扭環(huán)形計數器,最多能形成_個狀態(tài)的有效循環(huán)。a.3;b.4;c.6;d.811.555定時器輸入端U I1端(管腳6、U I2端(管腳2的電平分別大于32U DD和31U DD時(復位端R D=1,定時器的輸出狀態(tài)是_。a.0 ;b.1 ;c.原狀態(tài)12.555定時器構成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)電壓u i應_U DD。a.大于;b.小于;c.等于;d.任意13.只讀存儲器ROM的功能是_。a.只能讀出存儲器的內容且斷電后仍保持;b.只能將信息寫入存儲器;c.可以隨機讀出或寫入信息;d.只能讀出存儲器的內容且斷電后信息全丟失14.用_片1k4

6、的ROM可以擴展實現8k4 ROM的功能。a.4;b.8;c.16;d.32三、簡述題。1.最小項的性質。2.組合電路產生競爭冒險的原因及常用的消除競爭冒險的方法。3.用中規(guī)模集成計數器構成任意進制計數器的三種方法及各自的原理。四、分析、設計、化簡題4.1將下列邏輯函數化簡成最簡與或表達式。(1Y1=ABC+AB+AD+C+BD(用公式法(2Y2=ABC+ABD+ABC+ACD(BC+BD=0(3Y3(A,B,C,D=m(2,3,7,8,11,14+ d(0,5,10,154.2TTL電路如圖4.2 (a所示,寫出輸出Y的邏輯表達式,試根據圖(b的波形畫出輸出Y的波形。 (a (b 圖4.24

7、.3 試用以下幾種組件分別實現邏輯函數F = AB + AC + BC(1四選一數據選擇器(四選一數據選擇器的邏輯功能見式4.3.1; (23線-8線譯碼器T4138(邏輯功能見式4.3.2;數據選擇器和譯碼器的外部引線排列示意圖分別見圖4.3.1和圖4.3.2, T4138選通時,S 1=1,S 2=S 3=0。Y=(D 10A 2A 1+ D 11A 2A 1+ D 12A 2A 1+ D 13A 2A 1S ( 式4.3.1( 式4.3.2 圖4.3.1 圖4.3.24.4 分析圖4.4電路,2線4線譯碼器的功能表達式見式4.4。 (1寫出輸出F 的表達式; (2填表4.4;(3說明圖4

8、.4電路的功能。Y 0=A 1A 0, Y 1=A 1A 0, Y 2=A 1A 0, Y 3=A 1A 0 (式4.4 圖4.44.5 兩片3線-8線譯碼器連成的電路如圖4.5所示。3線-8線譯碼器T4138邏輯功能表達式見式4.5,正常工作時S 1=1,S 2=S 3=0。分析電路,填寫真值表(見表4.5,說明電路功能。A 1 A 0 F 0 0 0 1 1 0 1 1表4.4圖 4.5 (式4.5表4.5輸入輸出輸入輸出D3D2 D1 D0Y0Y1Y2Y3Y4Y5Y6Y7D3D2 D1 D0Y8Y9Y10Y11Y12Y13Y14Y150 0 0 00 0 10 1 00 1 11 0 0

9、1 0 11 1 01 1 1 1 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 14.6 電路如圖4.6所示,圖中 均為2線4線譯碼器。1.欲分別使譯碼器 處于工作狀態(tài),對應的C、D應輸入何種狀態(tài)(填表4.6.1;2.試分析當譯碼器工作時,請對應A、B的狀態(tài)寫出Y10 Y13的狀態(tài)(填表4.6.2;3.說明圖4.6電路的邏輯功能。2線4線譯碼器的功能見式4.6,工作時S = 0。(式4. 6 圖4.6 表4.6.1 表4.6.2處于工作狀態(tài) 的譯碼器 C D 應 輸入的狀態(tài) C D A BY 10 Y 11 Y 12 Y 13 0 0 0 1 1 0 1 14

10、.7 觸發(fā)器電路如圖4.7 (a 所示,寫出觸發(fā)器輸出端Q 的表達式并根據圖 (b 給定的波形 ,對應畫出各輸出端Q 的波形。設各觸發(fā)器的初始狀態(tài)均為“0”。 (a (b 圖4.74.8 觸發(fā)器電路如圖4.8(a 所示,寫出觸發(fā)器輸出Q 的表達式并根據圖 (b 給定的波形 ,對應畫出各輸出端Q 的波形。設各觸發(fā)器的初始狀態(tài)均為“0”。 (a (b圖4.84.9 觸發(fā)器電路如圖4.9 (a 所示,寫出觸發(fā)器輸出端Q 的表達式并根據圖 (b 給定的波形,對應畫出各輸出端Q 的波形。設各觸發(fā)器的初始狀態(tài)均為“0”。 (a (b 圖4. 94.10 十進制計數器T4160構成的計數器電路如圖4. 10

11、所示。T4160的功能見表4. 10。 (1分析該電路是幾進制計數器,畫出狀態(tài)轉換圖; (2若改用復位法,電路該如何連接,畫出連線圖。 表4.10 CP R D LD S 1 S 2 工作狀態(tài) 圖4. 10 0 1 01 1 1 1 1 1 0 1 0 1 1 清 零 預置數 保持(包括C 保持(C =0 計 數4.11 電路如圖4.11所示。3線-8線譯碼器的功能表達式參見式4.5,十進制計數器的功能參見表4.10。(1說明虛線框內的電路為幾進制計數器,畫出狀態(tài)轉換圖; (2說明整個電路實現什么功能。 圖4.114.12 由4位同步二進制計數器T4161組成的電路如圖4.12,T4161的功

12、能參見表4. 10。試求:(1當預置數輸入端D3D2D1D0分別為0011和0101時,計數器的計數進制各為多少?(2畫出兩種情況下的狀態(tài)轉換圖。 圖4.124.13分析圖4.13計數器電路的功能,分別寫出M =1和M =0時 LD的表達式,說明當M =1和M =0時電路的進制。T4161為四位二進制加法計數器,其功能參見表4.10。 圖4.134.14試用四位二進制加法計數器T4161芯片構成十三進制加法計數器,其狀態(tài)轉換圖見圖4.14(a, T4161的外部引線排列見圖4.14(b、功能參見表4.10。 (a (b 圖4.144.15電路如圖4.15所示。分析電路,說明它是幾進制加(減法計

13、數器,畫出狀態(tài)轉換圖。如果要使電路實現相應的逆運算,電路應如何連接,畫出電路連接圖。T4191是四位同步可逆計數器,其功能見表4.15所示。 表4.15S LD M CP工 作 狀 態(tài)圖4.150 1 0 01 1 0 1 1 加 法 計 數 減 法 計 數 預 置 數 保 持4.16 555定時器見圖4.16(a 所示。(1試用圖(a 所示的555定時器構成一個施密特觸發(fā)器,畫出連線圖; (2定性畫出該施密特觸發(fā)器的電壓傳輸特性;(3若電源電壓U cc=6V ,輸入電壓為圖(b 所示的三角波,對應畫出輸出u o 的波形。 (a (b 圖4.164.17 試用圖4.17 的ROM 設計一個全加

14、器,全加器的真值表見表4.17,寫出輸出F 1 F 0的表達式,并在其輸出交叉點上標出連接狀態(tài)圖。 圖4. 17表4. 17A 2A 1A 0F 1 F 0A 2A 1A 0F 1 F 0000 001 010 0110 0 1 0 1 0 0 1 100 101 110 1111 0 0 1 0 1 1 14.18 分析圖4.18所示電路功能,對應CP 畫出Q A 、Q B 、Q C 和Y 的波形,設觸發(fā)器的初始狀態(tài)為0。八選一數據選擇器的功能見式4.18。Y=A 2A 1A 0D 0+A 2A 1A 0D 1+A 2A 1A 0D 2+A 2A 1A 0D 3+A 2A 1A 0D 4+A

15、 2A 1A 0D 5+A 2A 1A 0D 6+A 2A 1A 0D 7(式4.18 圖4.18練習題參考答案 一、填空題1.摻雜;2.開路,小;3.與、或運算, 0、1,原變量、反變量;4.循環(huán),一;5.輸入短路電流,輸入漏電流; 6.2n ;7.(低位進位信號;8.存儲,時間;9.0,1;10.1;11.2 n;2 n-1;12.1.1RC 13.穩(wěn)定,輸入;14.三態(tài)15.地址輸入端二、選擇題1.b;2.c;3.c;4.b;5.a;6.b;7.b;8.b;9.c;10.c;11.a;12.b;13.a;14.b三、簡述題。1.最小項的性質。(1任何一組變量取值下,只有一個最小項的對應值

16、為1;(2任何兩個不同的最小項的乘積為0;(3任何一組變量取值下,全體最小項之和為1。2.組合電路產生競爭冒險的原因及常用的消除競爭冒險的方法。在組合電路中,當邏輯門有兩個互補輸入信號同時向相反狀態(tài)變化時,輸出端可能產生過渡干擾脈沖的現象。常用的消除競爭冒險的方法有:輸入端加濾波電容、加封鎖或選通脈沖、修改邏輯設計等。3.用中規(guī)模集成計數器構成任意進制計數器通常有三種方法:級連法、復位法和置位法。簡述各種方法構成任意進制計數器的原理。(1級連法:將若干片計數器串聯(lián)連接,若各個計數器的計數容量分別為N1、N2、,則總的計數容量N=N1N2。(2復位法:當計數器完成所需的計數時,產生復位控制信號控

17、制計數器的異步復位端,使計數器復0。(3置位法:利用計數器的預置數功能,使N進制的計數器在循環(huán)計數過程中,跳過(N-M個狀態(tài),實現所需要的M進制計數功能。四、分析、設計、化簡題4.1 Y1=B +C+D;Y2=AD +AC+ABC;Y3=CD+BD+AC4.2 Y=A(B=0,Y= Z(B=1,對應波形見答圖4.2所示。 答圖4.24.3 (1用四選一數據選擇器實現F=AB+AC+BC= ABC+ABC+ABC+ABC令A2=A、A1=B,則:D13=1、D11= D12=C、D10=0,見答圖4.3.1。(2用譯碼器實現F=AB+AC+BC= ABC+ABC+A BC+AB C = Y 3+

18、Y 5+Y 6+Y 7 =, 見答圖4.3.2。 答圖4.3.1答圖4.3.2。4.4 (1 F=D 0A 1A 0+ D 1A 1A 0+ D 2A 1A 0+ D 3A 1A 0,(2 見答表4.4。(3 四選一多路選擇器。答表4.4 A 1 A 0 F 0 0 0 1 1 0 1 1D 0 D 1 D 2 D 34.5 見答表4.5,該電路是一個4線-16線譯碼器。 答表4.5輸入 輸出輸入 輸出D 3 D 2 D 1 D 0 Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7 D 3 D 2 D 1 D 0 Y 8Y 9Y 10Y 11Y 12Y 13Y 14Y 15 00 0 0 0

19、0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 1 1 1 11 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 010 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

20、 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 04.6 見答表4.6, 是4線-16線譯碼器。 答表4.6.1 答表4.6.2 處于工作狀態(tài) 的譯碼器C D 應 輸入的狀態(tài) C DA BY 10 Y 11 Y 12 Y 13 0 0 0 1 1 0 1 1 0 0 1 1 0 1 10 1 1 1 1 0 1 1 1 1 0 1 1 1 1 4.7 Q 1n+1=D 1= D (CP 上升沿觸發(fā)Q 2n+1=J 2Q 2 n+K 2 Q 2n= Q 1 nQ 2 n+ Q 1 nQ 2 n(CP 下降沿觸發(fā)。波形見答圖4.7。 答圖4.7 4.8 Q 1n+1= Q 1n (A 下降沿觸發(fā),當Q 2=1時,Q 1n+1=0Q 2n+1=D 2=Q 1 n(B 上升沿觸發(fā)。波形見答圖4.8。答圖4.84.9 Q 1n+1= Q 1n (CP 下降沿觸發(fā); Q 2n+1= Q 2n (Q 1下降沿觸發(fā);Q 3n+1= Q 3n (CP 上升沿觸發(fā);相應波形見答圖4.9。答圖4.94.10 (1 八進制計數器,狀態(tài)轉換圖見答圖4. 10(a ,(2 復位法連接見答