第2章數(shù)字電路基礎(chǔ)

內(nèi)容提要本章先介紹了數(shù)字電路的基本概念、特點(diǎn)及數(shù)制、碼制等知識(shí)，然后重點(diǎn)討論了基本邏輯門(mén)和復(fù)合邏輯門(mén)電路的邏輯功能、邏輯符號(hào)和邏輯表達(dá)式，邏輯電路的表示方法，邏輯運(yùn)算法則，邏輯函數(shù)的代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法以及集成與非門(mén)的引腳定義及使用方法。

返回2.1數(shù)字電路概述2.2數(shù)制與碼制2.3基本邏輯門(mén)2.4邏輯運(yùn)算法則2.5集成與非門(mén)電路

2.1數(shù)字電路概述

2.1.1數(shù)字信號(hào)與數(shù)字電路電信號(hào)可以分為模擬信號(hào)和數(shù)字信號(hào)兩類(lèi)，如圖2.1所示。模擬信號(hào)的數(shù)值相對(duì)于時(shí)間的變化是連續(xù)的，處理模擬信號(hào)的電路稱(chēng)為模擬電路。數(shù)字信號(hào)的數(shù)值相對(duì)于時(shí)間的變化是離散的，處理數(shù)字信號(hào)的電路稱(chēng)為數(shù)字電路。數(shù)字信號(hào)具有不連續(xù)和突變的特性，也稱(chēng)脈沖信號(hào)。脈沖的含義是指脈動(dòng)和沖擊，數(shù)字電路是研究數(shù)字信號(hào)的產(chǎn)生、變換、傳輸、儲(chǔ)存、控制和運(yùn)算的電路。目前，數(shù)字信號(hào)和數(shù)字電路的應(yīng)用越來(lái)越廣泛。

圖2.1模擬信號(hào)和數(shù)字信號(hào)

2.1.2數(shù)字電路的特點(diǎn)數(shù)字電路的特點(diǎn)主要有以下幾點(diǎn)。（1）數(shù)字電路中，輸入、輸出電壓值一般只有兩種取值：高電平或低電平，常采用“1”和“0”兩個(gè)數(shù)碼來(lái)表示。它們不具有數(shù)量大小的意義，僅表示客觀(guān)事物的兩種相反狀態(tài)。規(guī)定用“1”表示高電平，用“0”表示低電平，稱(chēng)為正邏輯。本書(shū)均采用正邏輯。（2）數(shù)字電路主要研究電路輸入、輸出的0，1符號(hào)序列間的邏輯關(guān)系。（3）數(shù)字信號(hào)有抗干擾能力強(qiáng)、功耗低、對(duì)電路元件精度要求不高、可靠性強(qiáng)、便于集成化和系列化生產(chǎn)等特點(diǎn)。（4）數(shù)字電路保密性好。信息能長(zhǎng)期在電路中加以存儲(chǔ)。

返回

2.2數(shù)制與碼制

2.1數(shù)制數(shù)制是一種計(jì)數(shù)的方法，它是進(jìn)位計(jì)數(shù)制的簡(jiǎn)稱(chēng)。1.十進(jìn)制日常生活中人們最習(xí)慣用的是十進(jìn)制。十進(jìn)制是以10為基數(shù)的計(jì)數(shù)制。在十進(jìn)制中，每位有0～9十個(gè)數(shù)碼，它的進(jìn)位規(guī)則是“逢十進(jìn)一”。如[4321]10=4×103+3×102+2×101+1×100其中103，102，101，100為千位、百位、十位、個(gè)位的權(quán)，它們都是基數(shù)10的冪。數(shù)碼與權(quán)的乘積，稱(chēng)為加權(quán)系數(shù)，如上述的4×103，3×102，2×101，1×100。十進(jìn)制的數(shù)值是各位加權(quán)系數(shù)的和。

2.二進(jìn)制數(shù)字電路中應(yīng)用最廣泛的是二進(jìn)制。二進(jìn)制是以2為基數(shù)的計(jì)數(shù)制。在二進(jìn)制中，每位只有0和1兩個(gè)數(shù)碼，它的進(jìn)位規(guī)則是“逢二進(jìn)一”。如[1011]2=1×23+0×22+1×21+1×20=8+0+2+1=[11]10各位的權(quán)都是2的冪，以上4位二進(jìn)制數(shù)所在位的權(quán)依次為23，22，21，20。3.二-十進(jìn)制的相互轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)，只要將二進(jìn)制數(shù)的各位加權(quán)系數(shù)求和即可。例2.1將[10110]2轉(zhuǎn)換成十進(jìn)制數(shù)。解：[10101]2=1×24+0×23+1×22+0×21+1×20=16+0+4+0+1=[21]10（2）十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)，用“除2取余數(shù)后余先排”法。例2.2將[13]10轉(zhuǎn)換成二進(jìn)制數(shù)。解：

2

13 ……余1……k0

26 ……余0……k123 ……余1……k2

21 ……余1……k30[13]10=[1101]2=[k3

k2

k1

k0]24.八進(jìn)制和十六進(jìn)制用二進(jìn)制表示數(shù)時(shí)，數(shù)碼串很長(zhǎng)，書(shū)寫(xiě)和顯示都不方便，在計(jì)算機(jī)上常用八進(jìn)制和十六進(jìn)制。八進(jìn)制有0～7八個(gè)數(shù)碼，進(jìn)位規(guī)則是“逢八進(jìn)一”，計(jì)數(shù)基數(shù)是8。如[253]8=2×82+5×81+3×80=128+40+3=[171]10十六進(jìn)制有0～9，A（10），B（11），C（12），D（13），E（14），F(xiàn)（15）十六個(gè)數(shù)碼，進(jìn)位規(guī)則是“逢十六進(jìn)一”，計(jì)數(shù)基數(shù)是16。如[1AD]16=1×162+10×161+13×160=256+160+13=[429]10

2.2.2碼制在數(shù)字系統(tǒng)中，二進(jìn)制數(shù)碼不僅可表示數(shù)值的大小，而且常用于表示特定的信息。將若干個(gè)二進(jìn)制數(shù)碼0和1按一定的規(guī)則排列起來(lái)表示某種特定含義的代碼，稱(chēng)為二進(jìn)制代碼。如在開(kāi)運(yùn)動(dòng)會(huì)時(shí)，每個(gè)運(yùn)動(dòng)員都有一個(gè)號(hào)碼，這個(gè)號(hào)碼只用于表示不同的運(yùn)動(dòng)員，并不表示數(shù)值的大小。將十進(jìn)制數(shù)的0～9十個(gè)數(shù)字用二進(jìn)制數(shù)表示的代碼，稱(chēng)為二-十進(jìn)制碼，又稱(chēng)BCD碼。常用的二-十進(jìn)制代碼為8421BCD碼，這種代碼每一位的權(quán)值是固定不變的，為恒權(quán)碼。它取了4位自然二進(jìn)制數(shù)的前10種組合，即0000（0）～1001（9），從高位到低位的權(quán)值分別是8，4，2，1，去掉后6種組合1010～1111，所以稱(chēng)為8421BCD碼。如[1001]8421BCD=[9]10，[53]10=[0101，0011]8421BCD。表2.1所示是十進(jìn)制數(shù)與8421BCD碼的對(duì)應(yīng)關(guān)系

十進(jìn)制數(shù)012348421BCD碼00000001001000110100十進(jìn)制數(shù)567898421BCD碼01010110011110001001返回

2.3基本邏輯門(mén)所謂邏輯關(guān)系是指事物的“條件”與“結(jié)果”的關(guān)系。在數(shù)字電路中，用輸入信號(hào)反映“條件”，用輸出信號(hào)反映“結(jié)果”，這種電路稱(chēng)為邏輯電路。最基本的邏輯關(guān)系有3種：與邏輯、或邏輯和非邏輯，對(duì)應(yīng)的邏輯門(mén)電路有與門(mén)、或門(mén)和非門(mén)。

2.3.1與邏輯及與門(mén)1.與邏輯與邏輯關(guān)系是指某幾個(gè)條件同時(shí)滿(mǎn)足時(shí)其結(jié)果才成立。如圖2.2（a）所示的是兩個(gè)串聯(lián)的開(kāi)關(guān)控制一盞燈與門(mén)電路，開(kāi)關(guān)A，B的閉合是條件，燈亮是結(jié)果。顯然，只有開(kāi)關(guān)A，B都閉合，燈才會(huì)亮。

圖2.2與門(mén)電路及邏輯符號(hào)（a）與邏輯關(guān)系；（b）二極管與門(mén)電路；（c）與門(mén)邏輯符號(hào)；（d）波形圖

2.與門(mén)如圖2.2（b）所示的是二極管組成的與門(mén)電路。由圖可知，在輸入端A，B中只要有一個(gè)（或一個(gè)以上）為低電平0，則與輸入端相連的二極管必然獲得正向電壓而導(dǎo)通，在二極管的鉗位作用下，使輸出Y為低電平0；只有輸入A與B同時(shí)為高電平1時(shí)，輸出Y才為高電平1。可見(jiàn)，輸出端與兩個(gè)輸入端之間存在著與邏輯關(guān)系。與邏輯關(guān)系還可以用邏輯函數(shù)式來(lái)表示，稱(chēng)為邏輯乘Y=A·B=AB（2-1）

邏輯乘的基本運(yùn)算是：0·0=0；0·1=0；1·0=0；1·1=1。對(duì)于多輸入的與邏輯可表示為：Y=ABCD…。與邏輯功能可用“全1出1，見(jiàn)0出0”的口訣來(lái)記憶。與門(mén)電路的邏輯符號(hào)如圖2.2（c）所示。圖2.2（d）為與門(mén)電路在不同輸入邏輯變量時(shí)對(duì)應(yīng)輸出的邏輯函數(shù)波形圖。

把輸入變量可能的取值組合狀態(tài)及其對(duì)應(yīng)的輸出狀態(tài)列成表格，稱(chēng)為邏輯狀態(tài)表或真值表。與門(mén)電路的邏輯狀態(tài)見(jiàn)表2.2。

ABY001101010001表2.2與門(mén)邏輯狀態(tài)表

2.3.2或邏輯及或門(mén)1.或邏輯或邏輯關(guān)系是指在某幾個(gè)條件中，只要有一個(gè)得到滿(mǎn)足，結(jié)果就成立。如圖2.3（a）所示是兩個(gè)并聯(lián)的開(kāi)關(guān)控制一盞燈的或門(mén)電路，開(kāi)關(guān)A，B的閉合是條件，燈亮是結(jié)果。顯然，開(kāi)關(guān)A，B只要有任一個(gè)閉合，燈就會(huì)亮。

圖2.3或門(mén)電路及邏輯符號(hào)（a）或邏輯關(guān)系；（b）二極管或門(mén)電路；（c）或門(mén)邏輯符號(hào)

2.或門(mén)和與門(mén)的分析方法一樣，如圖2.3（b）所示的二極管或門(mén)電路，只要輸入端A或B中有一個(gè)是高電平1，相應(yīng)的二極管就會(huì)導(dǎo)通，輸出Y就是高電平1，只有輸入A，B同時(shí)為低電平0時(shí)，Y才是低電平0。或邏輯用邏輯函數(shù)式表示，稱(chēng)為邏輯加Y=A+B（2-2）

邏輯加的基本運(yùn)算是：0+0=0；0+1=1；1+0=1；1+1=1。對(duì)于多輸入的或邏輯可表示為：Y=A+B+C+D+…?；蜻壿嫻δ芸捎谩叭?出0，見(jiàn)1出1”的口訣來(lái)記憶。或門(mén)電路的邏輯符號(hào)如圖2.3（c）所示?；蜷T(mén)電路的邏輯狀態(tài)見(jiàn)表2.3。表2.3或門(mén)邏輯狀態(tài)表ABY001101010111

2.3.3非邏輯及非門(mén)1.非邏輯非邏輯關(guān)系是指結(jié)果與條件相反。如圖2.4（a）所示是一個(gè)開(kāi)關(guān)和燈并聯(lián)的非門(mén)電路，開(kāi)關(guān)A閉合是條件，燈亮是結(jié)果。顯然，開(kāi)關(guān)A閉合，燈不亮；開(kāi)關(guān)A不閉合，燈反而亮。2.非門(mén)如圖2.4（b）所示的是晶體管非門(mén)電路，當(dāng)輸入A為高電平1時(shí)，晶體管處于飽和狀態(tài)，輸出Y為低電平0；當(dāng)輸入A為低電平0時(shí)，晶體管處于截止?fàn)顟B(tài)，輸出Y為高電平1。由于非門(mén)的輸出信號(hào)與輸入信號(hào)相位相反，故“非門(mén)”又稱(chēng)為“反相器”。

圖2.4非門(mén)電路及邏輯符號(hào)（a）非邏輯關(guān)系；（b）晶體管非門(mén)電路；（c）非門(mén)邏輯符號(hào)

非門(mén)是只有一個(gè)輸入端的邏輯門(mén)，非門(mén)電路的邏輯狀態(tài)見(jiàn)表2.4。

非邏輯用邏輯函數(shù)式表示稱(chēng)為邏輯非（2-3）上式中是反變量，讀做A非。邏輯非的基本運(yùn)算是：，。非邏輯功能為“有0出1，有1出0”。非門(mén)電路的邏輯符號(hào)如圖2.4（c）所示。表2.4非門(mén)邏輯狀態(tài)表AY0110

例2.3在三態(tài)輸入的與門(mén)和或門(mén)的輸入端A，B分別加上如圖2.5（a），（b）所示的脈沖波形，C端不接，試畫(huà)出與門(mén)及或門(mén)電路的輸出波形。

解：當(dāng)門(mén)電路的輸入端不接時(shí)，可等效于接高電平，在本題中即可認(rèn)為始終有：C=1。

對(duì)應(yīng)輸入波形A，B的變化分段討論，運(yùn)用對(duì)應(yīng)的邏輯關(guān)系得出與門(mén)的輸出如圖2.5（c）所示，或門(mén)的輸出如圖2.5（d）所示。

圖2.5例2.3的圖

2.3.4復(fù)合邏輯門(mén)在實(shí)際中可以將上述的基本邏輯門(mén)電路組合起來(lái)，構(gòu)成常用的復(fù)合邏輯門(mén)電路，以實(shí)現(xiàn)各種邏輯功能。最常見(jiàn)的復(fù)合門(mén)電路有：與非、或非、與或非、異或、同或門(mén)等。與非門(mén)、或非門(mén)、與或非門(mén)電路分別是與、或、非三種門(mén)電路的串聯(lián)組合。異或門(mén)電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相異時(shí)輸出為1，相同時(shí)輸出為0，其邏輯電路如圖2.6所示。同或門(mén)電路的特點(diǎn)是兩個(gè)輸入端信號(hào)相同時(shí)輸出為1，相異時(shí)輸出為0，其邏輯電路如圖2.7所示。

圖2.6異或門(mén)電路

圖2.7同或門(mén)電路

表2.5列出了幾種常見(jiàn)的復(fù)合邏輯函數(shù)及對(duì)應(yīng)門(mén)電路的邏輯符號(hào)。表2.5幾種常見(jiàn)的復(fù)合邏輯關(guān)系邏輯關(guān)系邏輯表達(dá)式記憶口訣邏輯符號(hào)與非全1出0見(jiàn)0出1或非全0出1見(jiàn)1出0與或非全0出1見(jiàn)1出0異或

相同出0相異出1同或

相同出1相異出0表2.5幾種常見(jiàn)的復(fù)合邏輯關(guān)系

不僅二極管、晶體管能構(gòu)成門(mén)電路，場(chǎng)效應(yīng)管也能構(gòu)成門(mén)電路，而且在集成電路中應(yīng)用很廣。與晶體管門(mén)電路相比，其特點(diǎn)是輸入電阻高，電路損耗小，輸出電壓高。不管是哪一種器件構(gòu)成的門(mén)電路，若其名稱(chēng)相同，則其邏輯關(guān)系和邏輯符號(hào)就相同。

2.3.5邏輯電路的表示方法表示一個(gè)邏輯電路有多種方法，常用的有：真值表、邏輯函數(shù)式、邏輯信號(hào)波形圖、邏輯圖4種。他們各有特點(diǎn)，又可以相互聯(lián)系、相互轉(zhuǎn)換，現(xiàn)介紹如下。1.真值表真值表是根據(jù)給定的邏輯問(wèn)題，把輸入邏輯變量各種可能取值的組合和對(duì)應(yīng)的輸出函數(shù)值排列成的表格，它表示了邏輯函數(shù)與邏輯變量各種取值之間的一一對(duì)應(yīng)關(guān)系。邏輯電路的真值表具有惟一性。當(dāng)邏輯電路中有n個(gè)輸入邏輯變量時(shí)，共有2n個(gè)不同的變量組合。在列真值表時(shí)，為避免遺漏，一般按n位二進(jìn)制遞增的方式列出。用真值表表示邏輯函數(shù)的優(yōu)點(diǎn)是直觀(guān)、明了，可直接看出邏輯電路輸出與輸入變量取值之間的關(guān)系。

2.邏輯函數(shù)式邏輯函數(shù)式是用與、或、非等基本運(yùn)算來(lái)表示輸入變量和輸出函數(shù)因果關(guān)系的邏輯代數(shù)式。由真值表直接寫(xiě)出的邏輯式是標(biāo)準(zhǔn)的與-或邏輯式。寫(xiě)標(biāo)準(zhǔn)的與-或邏輯式的方法是：（1）把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組輸入變量的與組合，如3個(gè)輸入變量A，B，C為110時(shí)，則代換后的輸入變量的與組合是。（2）把輸出邏輯函數(shù)為1所對(duì)應(yīng)的各輸入變量的與組合相加，便得到標(biāo)準(zhǔn)的與-或邏輯式。

3.波形圖波形圖是按真值表畫(huà)出的輸入、輸出關(guān)系的一系列波形，見(jiàn)表2.6所示。這種表示法形象、直觀(guān)。表2.6與非門(mén)的關(guān)系邏輯函數(shù)表達(dá)式邏輯狀態(tài)表邏輯信號(hào)波形圖邏輯電路圖

4.邏輯圖邏輯圖是用基本邏輯門(mén)和復(fù)合邏輯門(mén)的邏輯圖形符號(hào)組成的對(duì)應(yīng)于某一邏輯功能的電路圖，根據(jù)邏輯函數(shù)式畫(huà)邏輯圖時(shí)，只要把邏輯函數(shù)式中的各邏輯運(yùn)算用相應(yīng)門(mén)電路的邏輯圖形符號(hào)代替，就可畫(huà)出與邏輯函數(shù)對(duì)應(yīng)的邏輯圖。例2.4已知邏輯函數(shù)的真值表如表2.7所示，試寫(xiě)出邏輯式，并畫(huà)出邏輯電路圖。解：（1）寫(xiě)邏輯式：在真值表中，Y為1的輸入變量取值組合只有000和111兩種，將0代以輸入變量的反變量，1代以輸入變量的原變量，得到兩個(gè)與項(xiàng)為和ABC，把它們相加便得到輸出邏輯函數(shù)式為：（2）根據(jù)邏輯式可畫(huà)出圖2.8所示的邏輯圖。

表2.7例2.4的真值表ABCY00001111001100110101010110000001圖2.8例2.4的圖

返回2.4邏輯運(yùn)算法則2.4.1邏輯代數(shù)的基本運(yùn)算法則和定律邏輯代數(shù)是分析與設(shè)計(jì)邏輯電路的數(shù)學(xué)工具，邏輯代數(shù)表示的是邏輯關(guān)系，而不是數(shù)量關(guān)系，這是它與普通代數(shù)的本質(zhì)區(qū)別。在邏輯代數(shù)中只有邏輯乘（“與”邏輯）、邏輯加（“或”邏輯）和求反（“非”邏輯）3種基本運(yùn)算。根據(jù)這3種基本運(yùn)算可以導(dǎo)出邏輯運(yùn)算的一些法則和定律，見(jiàn)表2.8。

表2.8邏輯代數(shù)的基本法則和定律0-1律A+1A·0=0自等律A+0=AA·1=A重疊律A+A=AA·A=A互補(bǔ)律交換律A+B=B+AA·B=B·A結(jié)合律(A+B)+C=A+(B+C)(A·B)·C=A·(B·C)分配律A(B+C)=A·B+A·CA+B·C=(A+B)(A+C)非非律

吸收律A+AB=AA(A+B)=A

對(duì)合律反演律

2.4.2邏輯函數(shù)的化簡(jiǎn)大多數(shù)情況下，由邏輯真值表寫(xiě)出的邏輯式，以及由此而畫(huà)出的邏輯電路圖往往比較復(fù)雜。如果可以化簡(jiǎn)，就可以選用元件，可靠性也因此而提高。邏輯函數(shù)的化簡(jiǎn)有兩種方法，即公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。1.公式化簡(jiǎn)法公式化簡(jiǎn)法就是運(yùn)用上述的邏輯代數(shù)運(yùn)算法則和定律把復(fù)雜的邏輯函數(shù)式化成簡(jiǎn)單的邏輯式。

例2.5應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列各式。（1）（2）（3）解：（1）（2）（3）2.卡諾圖化簡(jiǎn)法卡諾圖是邏輯函數(shù)的圖解化簡(jiǎn)法。它克服了公式化簡(jiǎn)法對(duì)最終結(jié)果難以確定的缺點(diǎn)，卡諾圖化簡(jiǎn)法具有確定的化簡(jiǎn)步驟，能比較方便地獲得邏輯函數(shù)的最簡(jiǎn)與或式。為了更好地掌握這種方法，必須理解下面幾個(gè)概念。最小項(xiàng)：在n個(gè)變量的邏輯函數(shù)中，如乘積（與）項(xiàng)中包含全部變量，且每個(gè)變量在該乘積項(xiàng)中或以原變量或以反變量只出現(xiàn)一次，則該乘積項(xiàng)就定義為邏輯函數(shù)的最小項(xiàng)。n個(gè)變量的最小項(xiàng)有個(gè)。為了書(shū)寫(xiě)方便，用m表示最小項(xiàng)，其下標(biāo)為最小項(xiàng)的編號(hào)。3個(gè)輸入變量全體最小項(xiàng)的編號(hào)如表2.9所示。其他不同輸入變量下的最小項(xiàng)表，讀者可仿照表2.9自行繪制。表2.9三變量最小項(xiàng)表

ABC最小項(xiàng)簡(jiǎn)記符號(hào)000m0001m1010m2011m3100m4101m5110m6111m7相鄰最小項(xiàng)：如兩個(gè)最小項(xiàng)中只有一個(gè)變量為互反變量，其余變量均相同，則這樣的兩個(gè)最小項(xiàng)為邏輯相鄰，并把它們稱(chēng)為相鄰最小項(xiàng)，簡(jiǎn)稱(chēng)相鄰項(xiàng)。如和，其中的C和互為反變量，其余變量（）都相同。最小項(xiàng)卡諾圖：用2

n個(gè)小方格表示n個(gè)變量的2

n個(gè)最小項(xiàng)，并且使邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰，按這樣的相鄰要求排列起來(lái)的方格圖，叫做n個(gè)輸入變量的最小項(xiàng)卡諾圖，又稱(chēng)最小項(xiàng)方格圖。圖2.9所示的是二～四變量的最小項(xiàng)卡諾圖。

圖2.9卡諾圖

（a）二變量；（b）三變量；（c）四變量

圖中橫向變量和縱向變量的排列順序，保證了最小項(xiàng)在卡諾圖中的循環(huán)相鄰性。標(biāo)準(zhǔn)與或式：如一個(gè)邏輯式中的每一個(gè)與項(xiàng)都是最小項(xiàng)，則該邏輯式叫做標(biāo)準(zhǔn)與或式，又稱(chēng)為最小項(xiàng)表達(dá)式。任何一種形式的邏輯式都可以利用基本定律和配項(xiàng)法化為標(biāo)準(zhǔn)與或式，并且標(biāo)準(zhǔn)與或式是惟一的。例2.6把化成標(biāo)準(zhǔn)與或式。解：從表達(dá)式中可以看出L是四變量的邏輯函數(shù)，但每個(gè)乘積項(xiàng)中都缺少一個(gè)變量，不符合最小項(xiàng)的規(guī)定。為此，將每個(gè)乘積項(xiàng)利用配項(xiàng)法把變量補(bǔ)足為4個(gè)變量，并進(jìn)一步展開(kāi)，即得最小項(xiàng)。

卡諾圖化簡(jiǎn)法：是利用卡諾圖化簡(jiǎn)邏輯函數(shù)的方法，其步驟和規(guī)則如下：第一步：畫(huà)出相應(yīng)變量邏輯函數(shù)的卡諾圖。第二步：“填1”。就是把表達(dá)式中出現(xiàn)的所有最小項(xiàng)，在卡諾圖相應(yīng)的方格中填上1。第三步：“圈1”。也就是合并卡諾圖中的相鄰項(xiàng)，即把1按以下規(guī)則畫(huà)成一個(gè)包圍圈。①只有相鄰的1才能合并，且每個(gè)包圍圈只能包含2n個(gè)1，即只能按1，2，4，8這樣的數(shù)目畫(huà)包圍圈。②1可以被重復(fù)圈在不同的包圍圈中，但新的包圍圈必須有新的元素1。③包圍圈的個(gè)數(shù)應(yīng)盡量少，即一個(gè)包圍圈中含有1的個(gè)數(shù)應(yīng)盡量多，但同時(shí)又要符合以上兩個(gè)規(guī)則。④畫(huà)包圍圈時(shí)注意不要遺忘卡諾圖中四周的相鄰項(xiàng)。第四步：提出每個(gè)包圍圈中最小項(xiàng)的共有變量（與項(xiàng)）。第五步：把共有變量（與項(xiàng)）寫(xiě)成或邏輯式，即為最簡(jiǎn)與或式。

例2.7利用卡諾圖化簡(jiǎn)例2.6中的邏輯函數(shù)表達(dá)式。解：根據(jù)上題的結(jié)果，該表達(dá)式共有8個(gè)最小項(xiàng)，并且輸入變量是4個(gè)。第一步：畫(huà)出四變量邏輯函數(shù)的卡諾圖，見(jiàn)圖2.10。第二步：在卡諾圖相應(yīng)的方格中填上1。第三步：畫(huà)包圍圈1，如圖中虛線(xiàn)框所示。第四步：提出包圍圈內(nèi)的共有變量，分別是和。第五步：寫(xiě)出最簡(jiǎn)與或式。在利用卡諾圖化簡(jiǎn)邏輯函數(shù)的過(guò)程中，第三步是關(guān)鍵，應(yīng)特別注意包圍圈不要畫(huà)錯(cuò)。圖2.10四變量卡諾圖返回

2.5集成與非門(mén)電路

把分立與非門(mén)電路通過(guò)一定工藝集成在一塊硅片上就制成集成與非門(mén)電路。集成與非門(mén)電路包括雙極型晶體管TTL與非門(mén)電路、單極型場(chǎng)效應(yīng)管CMOS與非門(mén)電路等多種，它是小規(guī)模集成電路中最基本的品種。

2.5.1TTL與非門(mén)1.TTL與非門(mén)集成電路芯片TTL電路，即晶體管-晶體管邏輯（Transistor-TransistorLogic）電路，該電路的內(nèi)部各級(jí)均由晶體管構(gòu)成。對(duì)于集成門(mén)電路我們一般不去討論它的內(nèi)部結(jié)構(gòu)和工作原理，而更關(guān)心它的外部特性，如引腳功能、參數(shù)、使用方法等。這些資料可查閱集成電路的相關(guān)手冊(cè)。74LS系列是TTL集成門(mén)系列中運(yùn)用最為廣泛的一種集成門(mén)電路。我國(guó)這類(lèi)產(chǎn)品以代號(hào)T開(kāi)頭，其中T4000系列與國(guó)際54/74LS系列通用。圖2.11為T(mén)4000四二輸入與非門(mén)的邏輯電路結(jié)構(gòu)及外引線(xiàn)分布，其國(guó)際通用型號(hào)為74LS00。74LS00型號(hào)中，74表示中規(guī)模，L表示低功耗，S表示肖特基型管，00表示序號(hào)。分立元件構(gòu)成的門(mén)電路在應(yīng)用時(shí)有許多缺點(diǎn)，如體積大、可靠性差等，因此一般在電子電路中作為補(bǔ)充電路時(shí)用到。

圖2.11T4000四二輸入與非門(mén)的邏輯電路結(jié)構(gòu)及外引線(xiàn)分布

例2.8用T4000四二輸入與非門(mén)構(gòu)成一個(gè)二輸入或門(mén)。解：圖2.12（a）為用與非門(mén)構(gòu)成的或門(mén)邏輯電路，其真值表見(jiàn)表2.10，可見(jiàn)滿(mǎn)足或門(mén)的邏輯功能。圖2.12（b）所示為用T4000集成電路連接成或門(mén)的電路。表2.10真值表ABY1Y2Y00110011011001111001

圖2.12用T4000組成或門(mén)電路

TTL與非門(mén)的電壓傳輸特性是指空載條件（TTL與非門(mén)的一個(gè)輸入端電壓由0開(kāi)始增大，其余輸入端接高電平）下，輸出電壓uo與輸入電壓ui之間的關(guān)系曲線(xiàn)。圖2.13所示為T(mén)TL與非門(mén)的理想電壓傳輸特性曲線(xiàn)，其主要參數(shù)說(shuō)明如下。

圖2.13TTL與非門(mén)的理想電壓傳輸特性2．TTL與非門(mén)的主要參數(shù)

（1）輸出高電平UOH。UOH是指與非門(mén)輸入端至少有一個(gè)為低電平時(shí)的輸出電壓值。一般規(guī)定UOH≥2.4V，各個(gè)門(mén)電路的輸出可能有差異，典型值是3.6V。

（2）輸出低電平UOL。UOL是指與非門(mén)輸入端全為高電平時(shí)的輸出電壓值。一般規(guī)定UOH≤0.4V，典型值是0.3V。

（3）閾值電壓UTH。UTH是理想特性曲線(xiàn)上規(guī)定的一個(gè)特殊界限電壓值。當(dāng)ui＜UTH時(shí)，輸出高電平UOH保持不變；當(dāng)ui＞UTH后，輸出很快下降為低電平UOL并保持不變。（4）扇出系數(shù)N。N是指允許驅(qū)動(dòng)同類(lèi)與非門(mén)電路的最大數(shù)目。一般規(guī)定N≥8。（5）平均傳輸延遲時(shí)間tpd。tpd是指電路導(dǎo)通傳輸延遲時(shí)間和截止傳輸延遲時(shí)間的平均值。因?yàn)榕c非門(mén)輸出端的電壓波形相對(duì)于輸入端的電壓波形總有一些延遲。tpd越小，表示與非門(mén)的工作速度越快，典型值是3～4ns。

2.5.2CMOS與非門(mén)CMOS與非門(mén)是由NMOS集成電路及PMOS集成電路構(gòu)成的互補(bǔ)對(duì)稱(chēng)的MOS集成電路。它的制造工藝復(fù)雜、成本高，但它具有突出的優(yōu)點(diǎn)：靜態(tài)功耗低，抗干擾能力強(qiáng)，工作穩(wěn)定性好，是應(yīng)用最廣的一種集成電路。

1．CMOS反相器如圖2.14所示的是CMOS反相器電路。VT1管為驅(qū)動(dòng)管，是增強(qiáng)型NMOS管，VT2管是負(fù)載管，是增強(qiáng)型PMOS管。兩只管子特性對(duì)稱(chēng)，跨導(dǎo)相等且較大，導(dǎo)通電阻小。當(dāng)輸入電壓為高電平時(shí)，VT1管導(dǎo)通，VT2管截止，輸出電壓為低電平，且近似等于0V；當(dāng)輸入電壓為低電平時(shí)，VT2管導(dǎo)通，VT1管截止，輸出電壓為高電平，且近似等于UDD，可見(jiàn)電路實(shí)現(xiàn)非邏輯功能：。常用的CMOS反相器型號(hào)有CC4069，CC4007等，它們都是六反相器。

2．CMOS與非門(mén)在CMOS反相器的基礎(chǔ)上，可以很容易構(gòu)成具有各種功能的邏輯門(mén)電路。C4011是CMOS四二輸入與非門(mén)，可與74LS00代換（代換僅限使用5V電源）。圖2.15所示的是CC4023與非門(mén)的外引線(xiàn)圖。

CMOS與非門(mén)的工作電源電壓很寬，從3～18V均可正常工作，與嚴(yán)格限制電源的TTL與非門(mén)相比要方便得多，它的缺點(diǎn)是速度比74LS系列低。

圖2.14CMOS反相器圖2.15CC4023與非門(mén)的外引線(xiàn)圖

*2.5.3三態(tài)輸出與非門(mén)三態(tài)輸出與非門(mén)與上述與非門(mén)電路不同，輸入端多了一個(gè)控制端（或稱(chēng)使能端），輸出端除可以出現(xiàn)高電平和低電平外，還可以出現(xiàn)第三種狀態(tài)——高阻狀態(tài)。TTL三態(tài)輸出與非門(mén)有兩種：低電平控制型三態(tài)門(mén)，即E=0時(shí)三態(tài)門(mén)開(kāi)門(mén)；高電平控制型三態(tài)門(mén)，即E=1時(shí)三態(tài)門(mén)開(kāi)門(mén)。其邏輯功能及邏輯符號(hào)見(jiàn)表2.11。

表2.11三態(tài)輸出與非門(mén)的邏輯關(guān)系名稱(chēng)邏輯符號(hào)邏輯表達(dá)式邏輯功能低電平控制型E=0，執(zhí)行與非邏輯E=1，輸出為高阻狀態(tài)高電平控制型E=1，執(zhí)行與非邏輯E=0，輸出為高阻狀態(tài)

2.5.4TTL門(mén)電路和CMOS門(mén)電路的使用注意事項(xiàng)1．TTL門(mén)電路使用注意事項(xiàng)（1）TTL輸出端。TTL電路（三態(tài)門(mén)除外）的輸出端不允許并聯(lián)使用，也不允許直接與+