我的FPGA學(xué)習(xí)歷程(07)——BCD編碼：移位加3算法_第1頁
我的FPGA學(xué)習(xí)歷程(07)——BCD編碼：移位加3算法_第2頁
我的FPGA學(xué)習(xí)歷程(07)——BCD編碼：移位加3算法_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、70我的FPGA學(xué)習(xí)歷程（07）BCD扁碼：移位加3算法70進制碼，也稱為BC碼，它的編碼方式則是通過一個位二進制來表示一個進制數(shù)，部分十進制對應(yīng)的BC碼如下十進制數(shù)BCD-0001_0011-0001_010019-0001_100120-0010_000099-1001_1001對于任意的三位十進制整數(shù)存在以下公式：（ABC1）0=2A*+10B1*1+0C0*10顯然，對于任意一個三位數(shù)分離它的百位、十位和個位可以通過整除來實現(xiàn)，語法同時也支持相乘（）、相除（）和取模（）的運算符，綜合器發(fā)現(xiàn)這些運算符時會通過調(diào)用FPG內(nèi)部的嵌入式乘法器來實現(xiàn)這些運算。由于在數(shù)字電路中乘除法和浮點數(shù)的實現(xiàn)

2、較為復(fù)雜，所以其他的綜合器或許并不直接提供支持或者會出現(xiàn)仿真與實際不一致的結(jié)果，在代碼中使用乘除法或者取模會使得代碼失去可移植性，這里并不建議使用。這里介紹一種通用的算法用于分離十進數(shù)的各個數(shù)位，這種稱為移位加算法的算法只使用加減和移位運算，它可以滿足代碼移植性的要求，移位加三算法的流程如下（這里假設(shè)要分離的只有3個數(shù)位）：將二進制數(shù)左移一位（未滿位在前面填）02.如果移動了8位，那么二進制數(shù)就在百位、十位和個位列，計算結(jié)束3在任何一個BCDU中，如果任何一個二進制數(shù)大于或者等于，就把這個數(shù)加上34.回到步驟1下圖展示了十六進制數(shù)0其轉(zhuǎn)化BC碼的流程：根據(jù)上圖，可以很容易的編寫對應(yīng)的代碼：70303030作為存儲BC碼和二進制碼的寄存器如果輸入為位，那么需要的長度為0FF00000總共位:0置0讀入低位重復(fù)次大于就加3左移一位輸出BC碼部分仿真結(jié)果如下圖：同理，16位二進制數(shù)的轉(zhuǎn)化流程如下，和上圖不同的是移動次

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論