1、1,Chapter 7 Sequential Logic Design Principles( 時(shí)序邏輯設(shè)計(jì)原理 ),Latches and Flip-Flops (鎖存器和觸發(fā)器 ) Clocked Synchronous State-Machine Analysis (同步時(shí)序分析) Clocked Synchronous State-Machine Design (同步時(shí)序設(shè)計(jì)),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),2,Review of Last Class (內(nèi)容回顧),時(shí)鐘同步狀態(tài)機(jī)分析的基本步驟： 確定下一狀態(tài)函數(shù)F

2、和輸出函數(shù)G 將F代入觸發(fā)器的特征方程得到下一狀態(tài)Q* 利用Q*、G構(gòu)造狀態(tài)/輸出表 畫出狀態(tài)圖、波形圖（可選） 檢查電路是否可以自啟動(dòng) 描述電路功能,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),3,時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì),State/output table (根據(jù)命題構(gòu)造狀態(tài)/輸出表) State minimization(狀態(tài)化簡(jiǎn)（狀態(tài)最小化）) State assignment (狀態(tài)編碼（選擇狀態(tài)變量）) Transition/output table (建立轉(zhuǎn)移/輸出表，得到狀態(tài)和輸出方程) Chose a flip-flop ty

3、pe (選擇觸發(fā)器作為狀態(tài)存儲(chǔ)器) Excitation equations (構(gòu)造激勵(lì)表，得到激勵(lì)方程) Draw a Logic Diagram (畫邏輯電路圖),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),4,1、State/Output table (得到狀態(tài)轉(zhuǎn)換表),用A表示輸入數(shù)據(jù)；用Z表示檢測(cè)結(jié)果。,STA/0,A1/0,STA/0,A11/0,OK/1,A11/0,STA/0,A1/0,Design a Serial Data Detector of 110 (設(shè)計(jì)一個(gè)110串行數(shù)據(jù)檢測(cè)器),電路檢測(cè)到輸入連續(xù)出現(xiàn)110時(shí)，

4、輸出為1,Mealy機(jī),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),5,1、得到狀態(tài)轉(zhuǎn)換表,2、State Minimization (狀態(tài)化簡(jiǎn) （狀態(tài)最小化）),，如果兩個(gè)狀態(tài) 對(duì)于所有輸入組合產(chǎn)生相同的輸出 對(duì)于每種輸入組合具有相同或等效的下一狀態(tài),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),3、State Assignment (狀態(tài)編碼),6,等效的下一狀態(tài),原狀態(tài) 新狀態(tài) S1 S3, S2 S3 S1=S2 S1 S3, S2 S4 S3 = S4 S1=S2 S1 S2,

5、S2 S1 S1=S2,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),7,00/0,00/0,00/1,01/0,10/0,10/0,dd/d,dd/d,4、State Equations and Output Equations (得到狀態(tài)方程和輸出方程),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),8,Z = AQ1,Q1* = AQ1 + AQ0,Q0* = AQ1Q0,4、State Equations and Output Equations (得到狀態(tài)方程和輸出方程),Digi

6、tal Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),9,選擇D觸發(fā)器,5、Excitation Equations (得到激勵(lì)方程),D1 = AQ1 + AQ0,D0 = AQ1Q0,= (AQ1)Q0 + 1Q0,= AQ1 + AQ0 (Q1+Q1),= AQ1 + AQ0 Q1 + AQ0Q1,= AQ1 + AQ0Q1,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),10,6、Check the Circuit Self-Startup (檢查電路的自啟動(dòng)性),當(dāng)電路進(jìn)入無(wú)效狀態(tài)11后，,A=0時(shí)

7、，,該電路是自啟動(dòng)的,7、Draw a Logic Diagram (畫邏輯電路圖)（略）,下一狀態(tài)為 00,A=1時(shí)，,下一狀態(tài)為 10,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),11,7.4.1 State Table Design Example 1(狀態(tài)表設(shè)計(jì)（例一）),Design a clocked synchronous state machine with two inputs, A and B, and a single output Z that is 1 if: (設(shè)計(jì)一個(gè)具有2個(gè)輸入（A、B），1個(gè)輸出（Z）的時(shí)鐘

8、同步狀態(tài)機(jī)，Z為1的條件是:),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),12,7.4.1 State Table Design Example 1(狀態(tài)表設(shè)計(jì)（例一）),A had the same value at each of the two previous clock ticks ( 在前2個(gè)脈沖觸發(fā)沿上，A的值相同 ) B has been 1 since the last time that the first condition was true. ( 從上一次第1個(gè)條件為真起，B的值一直為1 ),Digital Log

9、ic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),13,初始狀態(tài) INIT,0,A0,A0,A1,A1,0,OK0,OK0,A1,A1,0,A0,A0,OK1,OK1,1,OK0,OK0,OK1B,A1,1,A0,OK0B,OK1,OK1,1,A0,OK0B,OK1,OK1,1,OK0,OK0,OK1B,A1,1、State/output Table (構(gòu)造狀態(tài)轉(zhuǎn)換表),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),14,2、狀態(tài)最小化,OK1,OK1,OK0,OK0,Digital Logic Design and

10、 Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),15,真的需要一一嘗試嗎？合理的狀態(tài)賦值（7.4.3）,3、狀態(tài)編碼,5種編碼5個(gè)狀態(tài)，又有5!種,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),16,7.4.3 合理的狀態(tài)賦值,選擇復(fù)位時(shí)容易進(jìn)入的狀態(tài)作為初始狀態(tài) 使每次轉(zhuǎn)移時(shí)要發(fā)生改變的狀態(tài)變量數(shù)最小化 使一組相關(guān)狀態(tài)中不變化的狀態(tài)變量數(shù)最大化 發(fā)現(xiàn)和利用問題描述中的對(duì)稱性 將狀態(tài)變量組分解為有明確含義的位或字段，相對(duì)于狀態(tài)機(jī)的輸入效果或者輸出特性 可以使用多余最小值的狀態(tài)變量數(shù)（便于分解） 未用狀態(tài)的考慮,Digital Logic D

11、esign and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),17,4、根據(jù)狀態(tài)表和狀態(tài)編碼構(gòu)造轉(zhuǎn)移/輸出表,000,100,100,100,100,100,100,101,110,111,Q1Q2Q3,5個(gè)輸入變量： A,B,Q1,Q2,Q3 4個(gè)輸出變量： Z,D1,D2,D3,轉(zhuǎn)移/激勵(lì)表,5、觸發(fā)器選型，得到激勵(lì)方程和輸出方程,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),18,輸出方程：Z = Q1Q2,19,D2 = Q1Q3A + Q1Q3A + Q1Q2B,D2 = Q1Q3A + Q3A+ Q2B,Digital Lo

12、gic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),20,D1,D2 = Q1Q3A + Q1Q3A + Q1Q2B,D1 = Q2Q3 + Q1,思考：最小成本法D1？,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),21,D3,D3 = Q2Q3A + Q1A,D2 = Q1Q3A + Q1Q3A + Q1Q2B,D1 = Q2Q3 + Q1,思考：最小成本法D3？,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),22,6、畫邏輯電路圖（略）,D3 = Q2Q3A

13、+ Q1A,D2 = Q1Q3A + Q1Q3A + Q1Q2B,D1 = Q2Q3 + Q1,輸出方程：Z = Q1Q2,說明： 最小冒險(xiǎn)法 所有未用狀態(tài) “安全”狀態(tài)（圖7-50 ） 最小成本法 所有未用狀態(tài)的下一狀態(tài)作為無(wú)關(guān)項(xiàng) 電路的激勵(lì)方程簡(jiǎn)單，不夠安全,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),23,7.4.5 Design with J-K Flip-Flops(用J-K觸發(fā)器設(shè)計(jì)),方法一 利用狀態(tài)方程和觸發(fā)器特征方程得到激勵(lì)方程 方法二 利用狀態(tài)轉(zhuǎn)移表和激勵(lì)表得到激勵(lì)方程,0 d 1 d d 1 d 0,Digital L

14、ogic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),24,J-K觸發(fā)器特征方程：Q* = JQ + KQ,Design with State Equations and Characteristic Equations(利用狀態(tài)方程和特征方程設(shè)計(jì)),Q1* = Q2Q3 + Q1 = Q2Q3(Q1+Q1) + Q1 = Q2Q3Q1+ Q2Q3Q1 + Q1 = Q2Q3Q1 + Q1,J1 = Q2Q3 K1 = 0,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),25,J-K觸發(fā)器特征方程：Q* = JQ +

15、KQ,Q3* = Q2Q3A + Q1A = Q2Q3A + Q1A(Q3+Q3) = (Q2A + Q1A)Q3+ Q1AQ3,J3 = Q2A + Q1A K3 = Q1 + A,J1 = Q2Q3 K1 = 0,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),Design with State Equations and Characteristic Equations(利用狀態(tài)方程和特征方程設(shè)計(jì)),26,Q2* = Q1Q3A + Q1Q3A + Q1Q2B = (Q1Q3A + Q1Q3A)(Q2+Q2) + Q1Q2B = (Q1Q

16、3A + Q1Q3A)Q2 + (Q1Q3A + Q1Q3A + Q1B)Q2,K2 = (Q1Q3A + Q1Q3A + Q1B) = (Q1+Q3+A)(Q1+Q3+A)(Q1+B) = Q1 + Q3AB + Q3AB,J2 = Q1Q3A + Q1Q3A K2 = Q1 + Q3AB + Q3AB,J1 = Q2Q3 K1 = 0,J3 = Q2A + Q1A K3 = Q1A,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),27,1d,0d,0d,1d,0d,0d,1d,0d,1d,1d,0d,1d,d0,1d,0d,d0,1d,0d

17、,d0,0d,1d,d0,0d,1d,Design with the Excitation table ( 利用激勵(lì)表進(jìn)行J-K觸發(fā)器設(shè)計(jì)),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),28,利用卡諾圖化簡(jiǎn),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),29,7.4.6 Example 2: 1s-Counting Machine(例二：“1”計(jì)數(shù)器),對(duì)兩個(gè)輸入X和Y同時(shí)計(jì)數(shù)， 當(dāng)X和Y輸入1的個(gè)數(shù)和為4的整數(shù)倍時(shí)輸出為1,1,起始狀態(tài) S0,S0,S1,收到一個(gè)1 S1,S2,收到兩個(gè)

18、1 S2,S1,0,S1,S2,S3,收到三個(gè)1 S3,S2,0,S2,S3,S0,S3,S3,S0,S1,S0,0,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),30,7.4.6 Example 3: Combination Lock(例三：組合鎖),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),31,7.5 Control the Tail Lights of Ford Thunderbird(福特雷鳥車尾燈控制),輸入：左轉(zhuǎn)L、右轉(zhuǎn)R、應(yīng)急閃爍H（hazard）、時(shí)鐘 輸出：控制6個(gè)燈

19、亮或滅 可以完全由狀態(tài)控制,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),32,IDLE：全滅 L1：左邊1個(gè)燈亮 L2：左邊2個(gè)燈亮 L3：左邊3個(gè)燈亮 R1：右邊1個(gè)燈亮 R2：右邊2個(gè)燈亮 R3：右邊3個(gè)燈亮 LR3：全亮,狀態(tài),直接利用狀態(tài)控制輸出,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),33,1、構(gòu)造狀態(tài)圖,IDLE：全滅 L1：左邊1個(gè)燈亮 L2：左邊2個(gè)燈亮 L3：左邊3個(gè)燈亮 R1：右邊1個(gè)燈亮 R2：右邊2個(gè)燈亮 R3：右邊3個(gè)燈亮 LR3：全亮,IDLE,無(wú)二義性的

20、,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),34,1、構(gòu)造狀態(tài)圖,All Inclusion (完備性) 離開某一狀態(tài)的弧線上的所有轉(zhuǎn)移表達(dá)式的邏輯和為1。,無(wú)二義性的,改進(jìn),Mutual Exclusion (互斥性) 離開某一狀態(tài)的弧線上的任意一對(duì)轉(zhuǎn)移表達(dá)式的邏輯積為0,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),35,2、狀態(tài)編碼,Q2Q1Q0 0 0 0 0 0 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 0 0,1、構(gòu)造狀態(tài)圖,IDLE L1 L2 L

21、3 R1 R2 R3 LR3,合理的狀態(tài)賦值,3、得到轉(zhuǎn)移列表 7-14,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),36,2、狀態(tài)編碼,1、構(gòu)造狀態(tài)圖,3、得到轉(zhuǎn)移列表 7-14,HLR,LHR,RHL,H+LR,IDLE,IDLE,L1,R1,LR3,Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),37,Q0* = Q2Q1Q0(LHR) + Q2Q1Q0(RHL) + Q2Q1Q0(HR) + Q2Q1Q0(HL),= Q2Q1Q0 H(LR) + Q2Q1Q0(HR) + Q2Q1Q

22、0(HL),用轉(zhuǎn)移表綜合 狀態(tài)機(jī),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),38,7.7 Guessing Game Machine(猜謎游戲機(jī)),4個(gè)燈（G1G4）由時(shí)鐘控制輪流亮起 如果按下的按鈕（L1L4）與亮的燈對(duì)應(yīng)，則猜對(duì) 否則，ERR燈亮，表示猜錯(cuò) 輸入：G1、G2、G3、G4（4個(gè)按鈕） 輸出：L1、L2、L3、L4、ERR（5個(gè)燈） 狀態(tài)：6個(gè)，S1S4對(duì)應(yīng)L1L4 Serr對(duì)應(yīng)ERR；SOK表示猜對(duì),Digital Logic Design and Application (數(shù)字邏輯設(shè)計(jì)及應(yīng)用),39,4個(gè)燈（G1G4） 由時(shí)鐘控制輪流亮起 （沒有按鈕按下）,Digital Logic