《電工電子技術(shù)基礎(chǔ)及應用》課后習題參考答案第1章直流電路一、填空題1-1.13V，8V，13V，5V1-2.14V，2A，8V，1A1-3.0，1Ω，5Ω二、選擇題1-4.B1-5.D1-6.C1-7.B1-8.B三 、分析計算題1-9.（a）-32W該元件發(fā)出功率(b）36W該元件吸收功率(d)2Ωab-4V+(c)4Ωab+8V(d)2Ωab-4V+(c)4Ωab+8V-(a)a3Ωb4A(b)(b)a2Ωb4A1-11.Ix=5A，Uab=28V1-12.I=2.5A，U=15V1-13.(a)I1=2A，I2=4A，I3=6A(b)I1=3A，I2=4A1-14.(a)Va=6V，Vb=5V，I=0.5A(b)Va=1.6VI=0.4A6Ωab-21V+圖(b)等效電路9Ω6Ωab-21V+圖(b)等效電路9Ωab-8V+圖(a)等效電路1-16.(a)Uab=8V，RO=9Ω(b)Uab=21V，RO=6Ω1-17.(a)U=24V(b)I=0.2A1-18.當RL=RO=4.5Ω時，負載獲得最大功率Pmax=32W第2章正弦交流電路填空題2-1.,,2-2.50，750，1000二、選擇題2-3.D2-4.B2-5.A2-6.B2-7.D三、分析計算題2-8.(1）(2)(3)(4)2-9.(1)(2)(4)2-10.2-11.+1+1相量圖I?U?60°2-12.P=50W2-13.Q=500var+1+1相量圖I?U?30°2-14.XL2=2500Ω，I=0.088A2-15.2-16.C=7.24×10-5F2-17.(a）圖中電壓表V的讀數(shù)為70.7V（b）圖中電壓表V的讀數(shù)為70.7V（c）圖中電壓表V的讀數(shù)為50V+1相量圖+1相量圖I?UL?53.1°?UR+1相量圖I?+1相量圖I?UCC?15°?URI+1?相量圖I+1?相量圖UCC?36.9°?URULC?2-21.P=312.5W，Q=312.5var。S=441.9VA?2-22.I=10A，P=800W，Q=600var。S=1000VA2-23.2-24.IP=38A，P=25992W2-25.UP=220V，IP=7.15A第3章線性動態(tài)電路分析3-1.iC(0+)=3A，i1(0+)=6A，i(0+)=9A3-2.iL(0+)=4Ai1(0+)=0i2(0+)=6A，uL(0+)=80V3-3.uC(0+)=6V，iL(0+)=1A,uR(0+)=6V,iC(0+)=3A3-4.i1(0+)=12A，i2(0+)=0,i1(∞)=0，i2(∞)=6A3-5.uc(t)=8e-5tV,i(t)=e-5tmA3-6.iL(t)=1.5e-20tA,uL(t)=-50e-20tV3-7.uc(t)=10(1-e-25t)V，iC(t)=5e-25tmA0uCt3-7題電容電壓變化曲線10V0it3-70uCt3-7題電容電壓變化曲線10V0it3-7題電容電流變化曲線5mA00iLt3-8題電感電流變化曲線2A0uLt3-8題電感電壓變化曲線12V3-9.uc(t)=2(1-e-5t)V，iC(t)=3e-5tmA0uCt3-9題電容電壓變化曲線2V0iCt0uCt3-9題電容電壓變化曲線2V0iCt3-9題電容電流變化曲線3mA10ΩS4Au10ΩS4AuLiL0.5H填空題4-1.100，54-2.U2NI2N，二、選擇題4-3.B4-4.A4-5.C4-6.B4-7.A4-8.B4-9.B三、分析計算題4-10.由于電渦流效應會使鐵心發(fā)熱造成能量較大的損失和不安全，所以采用硅鋼片疊壓成的鐵心增大阻值，減小電渦流，從而減小損失、降低因過熱帶來的風險。不能用整塊鐵心。4-11.N21=200匝，N22=100匝，N23≈66匝4-12.(1)K=5U2=2V(2)N2=88匝4-13.(1)N2=400匝，在400匝繞組處抽出一線端鈕(2)I2=8A，I1=3.6A第5章三相異步電動機一、填空題5.1同步轉(zhuǎn)速，電機極對數(shù)5.235.3輸出功率5.4增大5.5二、分析計算題5.6同步轉(zhuǎn)速轉(zhuǎn)差率5.7由于電動機額定轉(zhuǎn)速為960r/min，且運行頻率50Hz，故其極對數(shù)為3，同步轉(zhuǎn)速為1000r/min。額定轉(zhuǎn)差率機械功率效率轉(zhuǎn)子頻率5.85.9三、設計題5.105.11第6章二極管及整流電路6.1導體絕緣體6.2NP6.3五電子空穴三空穴電子6.40.1~0.3V0.6~0.8V6.5單向?qū)щ婋娏骱艽?，隨外加電壓呈指數(shù)變化；電流極小，不隨外加電壓變化6.6增加6.7多6.8（a）當ui≥0時，二極管導通，u0=ui當ui<0時，二極管截至，u0=0（b）當ui≥0時，二極管截至，u0=0當ui<0時，二極管導通，u0=ui6.9(a)0.7V<ui≤5V,D1導通，D2截止，u0=0.7V-0.7V<ui≤0.7V,D1截止，D2截止,u0=ui-5V≤ui≤-0.7V,D1截止，D2導通，u0=-0.7V(b)-5V≤ui≤-1.7V,D1截止，D2導通，u0=-1.7V-1.7V<ui≤1.7V,D1截止，D2截止,u0=ui1.7V<ui≤5V,D1導通，D2截止，u0=1.7V6.10（1）u0=2.1V，I=3.9mA（2）2.1±0.02V6.11當U1>0V，U2>0V時，則D1、D2正偏導通；若U1<U2，則輸出電壓Uo=U2，D1反偏截止；若U1>U2，則輸出電壓Uo=U1，D2反偏截止。若U1=U2，則輸出電壓Uo=U1=U2。若U1或U2有一個小于0V，而另一個大于0V，則輸出等于大的一個。若U1或U2均小于0V，則輸出Uo=0V。6.12（a）D1通，D2截止，UAB=0V；（b）D1截止，D2通，UAB=－9V。6.13（1）B端是陽極，A端是陰極；測得的電阻是直流電阻（2）用R×10Ω檔和R×100Ω檔分別測量二極管的正向電阻時，測得的值不會同樣大；原因是萬用表的內(nèi)阻在不同檔位下是不同的，會影響測量結(jié)果的準確性。6.14串聯(lián)時：13.5V，6.7V，8.2V，1.4V并聯(lián)時：0.7V，6V第7章基本放大電路一、填空題7.1飽和區(qū)7.2ICQ，ICQ7.3越好7.4飽和區(qū)7.5增加7.6增加7.7增加7.8減少,增加,不變7.9減少,不變,增加7.10不變,減少7.11不變二、選擇題7.12C7.13B7.14D7.15A7.16B三、分析計算題7.17（1）不能，電源-9V改為+9V（2）不能，R1的一端接基極，另一端接電源正極（3）不能，電源電壓改為+12V7.18減小RL的值，使交流負載線斜率更大，失真更加嚴重。7.19A點，BJT飽和；B點，BJT放大；C點，BJT截止7.20（1）飽和（2）Rb↑；Rc↓；Ucc（3）300kΩ7.21（1）IBQ≈60μA，ICQ≈2.8A和UCEQ≈4V（2）IBQ≈60μA，ICQ≈2.4A和UCEQ≈2V（3）7.22Au=－132;Ri=1.5kΩ;Ro=2kΩ7.23Aus=－277.24（1）IBQ=35μA，ICQ=2.1mA，UCEQ=4.3V（3）Ri=1.6kΩ，Ro=3kΩ7.25Uo=－2.3V7.26Ri=4.1kΩ，Ro=8.2kΩ，Au=-97.627.27（1）UB=4V,IBQ=32μA，ICQ=1.6mA， （2）Au=87.2，Ri=17.2Ω，Ro=3kΩ7.28（1）Ri=1kΩ（2）Ro=4kΩ7.29Au=，Ri=，Ro=RD第8章其他常用放大電路一、選擇題8.1D8.2C8.3A8.4A8.5（1）C（2）B（3）C二、分析計算題8.6通用型集成運放由輸入級、中間級、輸出級和偏置電路等四個部分組成。通常，輸入級為差分放大電路，中間級為共射放大電路，輸出級為互補電路，偏置電路為電流源電路。對輸入級的要求：輸入電阻大，溫漂小，放大倍數(shù)盡可能大。對中間級的要求：放大倍數(shù)大，一切措施幾乎都是為了增大放大倍數(shù)。對輸出級的要求：帶負載能力強，最大不失真輸出電壓盡可能大。對偏置電路的要求：提供的靜態(tài)電流穩(wěn)定。8.7；8.8（1）ICQ1=ICQ2=0.23mA, （2）Rid=14.4KΩ,Rod≈20KΩ （3）u8.9（1）7.2W（2）至少14.4W（3）24V8.10（1）根據(jù)直流通路計算靜態(tài)工作點第一級：UB1≈3V,IE1Q=0.45第二級：IB2Q≈21μA，（2）AU（3）Ri≈8.11IB1Q=17.6μA,IC1Q=0.88mA,UCE1Q=6.48V；UB28.12低頻段：在低頻時，耦合電容的容抗較大，對信號的傳輸起到阻礙作用，使得放大倍數(shù)下降。隨著頻率的升高，容抗逐漸減小，放大倍數(shù)逐漸增大并趨于穩(wěn)定。當頻率低到一定程度時，放大倍數(shù)會下降到中頻時的0.707倍，此時對應的頻率稱為下限頻率。中頻段：在中頻范圍內(nèi)，耦合電容的容抗相對于電路中的其他阻抗可以忽略不計，放大電路的增益基本保持恒定，此時放大倍數(shù)最大，頻率特性較為平坦。高頻段：當頻率繼續(xù)升高到一定程度時，放大電路中的其他電容（如晶體管內(nèi)部的結(jié)電容等）的容抗不能忽略，這些電容會對信號產(chǎn)生旁路作用，使放大倍數(shù)開始下降。當頻率高到一定程度，放大倍數(shù)又下降到中頻時的0.707倍，此時對應的頻率稱為上限頻率。在中頻區(qū)，放大電路的放大倍數(shù)最大而且是均勻的，大小為，輸出與輸入信號相位差；在低頻區(qū)和高頻區(qū)，放大倍數(shù)將隨頻率減小或增大而下降，當放大倍數(shù)下降為時所對應的兩個頻率，分別稱為下限頻率和上限頻率，這兩個頻率之間的頻率范圍稱為放大電路的通頻帶或帶寬，用BW表示，一般fL?fH，故。第9章數(shù)字邏輯基礎(chǔ)9.1答：“與門”邏輯表達式為：Y=AB“與”邏輯真值表與門邏輯符號“或門”邏輯表達式為：Y=A+B“或”邏輯真值表“或門”邏輯符號“非門”邏輯表達式為：“非”邏輯真值表非門邏輯符號“與非門”邏輯表達式：“與非門”邏輯真值表與非門邏輯符號“或非門”邏輯表達式：“或非門”邏輯真值表或非門邏輯符號9.2答：應接高電平9.3答：可以。輸入端并接，輸入同一個信號。9.4答：邏輯代數(shù)的基本定律如下表所示。交換律結(jié)合律分配律吸收率反演率（摩根定律）與普通代數(shù)相比，邏輯代數(shù)具有以下特有定律：0-1定律：在邏輯代數(shù)中，只有0和1兩個元素，而在普通代數(shù)中，元素可以是任意實數(shù)或復數(shù)?；パa律：在邏輯代數(shù)中，每個元素都有一個與之對應的反元素（即互補元素），而在普通代數(shù)中，通常沒有這樣的概念。反演律：邏輯代數(shù)中的反演律是特有的，它允許我們從一個邏輯函數(shù)表達式直接得到其非函數(shù)表達式。9.5解：9.6解：9.7解：9.8答：卡諾圖能化簡邏輯函數(shù)的依據(jù)是邏輯相鄰性的最小項可以合并，并消去因子。9.9解：約束條件：化簡后：9.9解：約束條件：化簡后：9.11解：化簡后：9.12答：正脈沖是指脈沖的上升沿，也就是電子電路中的電平狀態(tài)從低電平突然升高到高電平的過程。負脈沖則是指脈沖的下降沿，即電平狀態(tài)從高電平突然降低到低電平的過程。9.13答：二極管通常被用作開關(guān)元件時，主要是利用它的單向?qū)щ娦?。在正向偏置下，二極管可以導電，而在反向偏置下，二極管則截止不導電。因此，二極管的開關(guān)條件主要取決于其兩端的電壓極性。三極管的開關(guān)條件主要取決于其基極電流的控制作用。當三極管的基極電流為零或很小時，三極管處于截止狀態(tài)，不允許電流通過。此時，三極管可以看作是一個高阻值的電阻。而當基極電流達到一定值時，三極管進入飽和狀態(tài)，此時三極管可以看作是一個低阻值的電阻，允許較大的電流通過。9.14答：當三極管處于飽和狀態(tài)時，其集電極和發(fā)射極之間的電壓（Vce）很小，接近于零，而集電極電流（Ic）達到最大值。在這種情況下，三極管相當于一個閉合的開關(guān)，因為它允許電流從集電極流向發(fā)射極，就像開關(guān)閉合時電流可以通過一樣。此時，三極管可以看作是一個低阻值的電阻，因為它對電流的阻礙很小。當三極管處于截止狀態(tài)時，其集電極電流（Ic）幾乎為零，這意味著幾乎沒有電流從集電極流向發(fā)射極。在這種狀態(tài)下，三極管相當于一個斷開的開關(guān)，因為它阻止電流通過，就像開關(guān)斷開時電流不能通過一樣。此時，三極管可以看作是一個高阻值的電阻，因為它對電流的阻礙很大。這種特性使得三極管在數(shù)字電路和邏輯門中非常有用，如AND門、OR門、NOT門等，它們需要快速切換的開關(guān)元件。通過合理地組合和控制三極管，可以實現(xiàn)復雜的邏輯功能。9.15答：TTL電路和CMOS電路是數(shù)字集成電路中常見的兩種類型，它們各自具有一些優(yōu)點和缺點。TTL電路的優(yōu)點：速度快：TTL電路具有較高的開關(guān)速度，適合高速操作。功耗大：TTL電路在工作時功耗較大，但這也使得它在某些需要快速響應的應用中表現(xiàn)良好。易于設計和使用：TTL電路的設計和使用相對簡單，因此在許多領(lǐng)域得到了廣泛應用。TTL電路的缺點：功耗大：TTL電路在工作時功耗較大，這會導致發(fā)熱嚴重，需要較大的散熱片。受溫度影響：TTL電路的性能受溫度影響較大，因此在高溫或低溫環(huán)境下工作可能會出現(xiàn)問題。輸入阻抗低：TTL電路的輸入阻抗較低，容易受到外部干擾。CMOS電路的優(yōu)點：低功耗：CMOS電路在工作時功耗非常低，這使得它在需要長時間運行的應用中表現(xiàn)良好。電源電壓范圍寬：CMOS電路可以在較寬的電源電壓范圍內(nèi)工作，因此具有較好的適應性。輸入阻抗高：CMOS電路的輸入阻抗較高，不容易受到外部干擾。扇出能力強：CMOS電路具有較強的扇出能力，可以驅(qū)動更多的負載。CMOS電路的缺點：速度慢：相比TTL電路，CMOS電路的工作速度較慢，不適合需要高速操作的應用。噪聲容限低：CMOS電路對噪聲的容限較低，容易受到干擾?？偟膩碚f，TTL電路和CMOS電路各有其優(yōu)缺點，選擇哪種電路取決于具體的應用需求。在需要高速操作且對功耗要求不高的應用中，TTL電路可能更適合；而在需要長時間運行且對功耗要求較高的應用中，CMOS電路可能更合適。9.16答：一般來說，一個74LS系列的TTL輸出可以驅(qū)動大約10個標準TTL輸入。然而，這個數(shù)字會受到電路的具體型號、工作電壓、溫度和其他環(huán)境因素的影響。一個4000系列CMOS輸出理論上可以驅(qū)動多達50個標準CMOS輸入，但實際驅(qū)動能力仍然受到電路的具體型號、工作條件等因素的影響。第10章組合邏輯電路及應用10.1答：半加是指在不考慮進位輸入的情況下，兩個數(shù)碼相加的過程。全加是指在加法計算中，不僅將兩個本位數(shù)相加，還將低位向本位的進位一起相加，是兩個數(shù)碼以及來自低位的進位輸入三者相加的過程。10.2答：在多位二進制數(shù)相加時，最低位全加器的進位端應被視為0。因為在最低位相加時，并沒有低位進位，所以將最低位全加器的進位端接入低電平或接地處理。答：使能輸入端的作用：（1）控制輸出：使能端的主要作用是控制譯碼器是否對輸入的二進制代碼進行解碼。只有當使能信號有效時，譯碼器才會將輸入代碼轉(zhuǎn)換為對應的輸出信號。（2）節(jié)省資源：通過使用使能端，可以有效地節(jié)省電路資源。當不需要譯碼器工作時，可以通過使能端將其置于無效狀態(tài)，從而減少不必要的功耗和干擾。（3）提高靈活性：在復雜的電路系統(tǒng)中，可能需要多個譯碼器協(xié)同工作。通過控制各個譯碼器的使能端，可以實現(xiàn)對不同譯碼器的獨立控制，提高系統(tǒng)的靈活性和可靠性。表示有效，即低電平該輸入端期望接收的是低電平信號（邏輯0），或者在某些情況下，只有當輸入信號為低電平時，電路的功能才會被激活或執(zhí)行。10.5答：為了與高電平有效的二進制-十進制譯碼器配合工作并正確顯示數(shù)據(jù)，應選擇共陽極型的LED數(shù)碼管。這樣，譯碼器的高電平輸出可以直接用來點亮數(shù)碼管上的相應段，而不需要額外的邏輯門或其他電路元件來反轉(zhuǎn)電平。10.6解：從邏輯電路圖可以寫出邏輯表達式：從邏輯表達式可以看出四輸入為異或的邏輯關(guān)系，可應用的場景有錯誤檢測、開關(guān)電路、奇偶校驗等。10.7解：（1）寫真值表設主裁判為A；B，C為副裁判，“1”表示合格，“0”表示不合格。Y表示是否通過結(jié)業(yè)考試，“1”表示通過，“0”表示不通過。（2）寫出最簡與或表達式卡諾圖化簡：最簡與或表達式：（3）畫出僅用“與非門”構(gòu)成的邏輯電路圖10.8解：（1）寫真值表設三臺設備分別為A、B、C；紅燈為R，黃燈為Y。并設設備出故障時為1，完好時為0；燈亮為1，燈滅為0。根據(jù)設計要求列出真值表。（2）寫出化簡后的表達式采用公式化簡法或卡諾圖化簡法，得到化簡后表達式：畫出邏輯電路圖10.9解：（1）寫真值表設四臺機器為變量A、B、C、D；10KW的發(fā)電機為X，20KW的發(fā)電機為Y。機器工作用1表示，不工作用0表示。發(fā)電機供電用1表示，不發(fā)電用0表示。根據(jù)邏輯要求列出真值表。（2）寫出化簡后的表達式采用公式化簡法或卡諾圖化簡法，得到化簡后表達式：畫出邏輯電路圖10.10解：第11章觸發(fā)器11.1答：由或非門構(gòu)成RS觸發(fā)器輸入信號是高電平有效。由與非門構(gòu)成RS觸發(fā)器輸入信號是低電平有效。11.2答：RS觸發(fā)器：RS觸發(fā)器具有置1和置0的功能，由與非門構(gòu)成的基本RS觸發(fā)器，兩個輸入端不允許同時為0，由或非門構(gòu)成的基本RS觸發(fā)器兩個輸入端不允許同時為1，這會導致觸發(fā)器的輸出不穩(wěn)定。JK觸發(fā)器：JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能。JK觸發(fā)器可以自保持，即在沒有時鐘信號的情況下，輸出狀態(tài)保持不變。D觸發(fā)器：D觸發(fā)器具有數(shù)據(jù)鎖存功能，可以作為同步信號的存儲單元，常用于數(shù)據(jù)的同步和寄存。11.3答：與非門構(gòu)成的基本RS觸發(fā)器的兩個輸入端不能同時加低電平，是因為這會導致觸發(fā)器的輸出狀態(tài)不確定，從而無法正常工作。具體來說，當兩個輸入端均輸入0時，輸出Q的狀態(tài)不確定，因為兩個輸入端同時為0，觸發(fā)器無法確定是置位還是復位，這會導致輸出狀態(tài)不穩(wěn)定。在實際應用中，通常會通過電路設計或邏輯控制來避免這種情況的發(fā)生。11.4答：主從型JK觸發(fā)器在時鐘脈沖的上升沿觸發(fā)。邊沿型D觸發(fā)器可以在時鐘脈沖的上升沿或下降沿觸發(fā)，具體取決于設計，最常見的設計是在時鐘脈沖的上升沿觸發(fā)。11.5答：RD、SD端通常用于實現(xiàn)異步復位和置位功能。11.6答：觸發(fā)器的輸出狀態(tài)是由輸入信號和時鐘信號共同控制的。輸入信號決定了觸發(fā)器狀態(tài)變化的邏輯，而時鐘信號則控制這些變化發(fā)生的時間點。在同步觸發(fā)器中，時鐘信號還可以決定復位和置位操作的時機。11.7答：設JK觸發(fā)器為時鐘信號上升沿觸發(fā)，則波形圖為：設JK觸發(fā)器為時鐘信號下降沿觸發(fā)，則波形圖為：11.8答：設邊沿型D觸發(fā)器為時鐘信號上升沿觸發(fā)，則波形圖為：設邊沿型D觸發(fā)器為時鐘信號下降沿觸發(fā)，則波形圖為：11.9答：11.10答：第12章時序邏輯電路及應用12.1解：（1）時鐘方程：驅(qū)動方程：輸出方程：（2）將驅(qū)動方程，代入JK觸發(fā)器的特征方程，得到狀態(tài)方程：（3）狀態(tài)表：