2022年桂林電子科技大學(xué)計算機(jī)科學(xué)與技術(shù)專業(yè)《計算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、關(guān)于Cache的3種基本映射方式，下面敘述中錯誤的是（）。A.Cache的地址映射有全相聯(lián)、直接和多路組相聯(lián)3種基本映射方式B.全相聯(lián)映射方式，即主存單元與Cache單元隨意對應(yīng)，線路過于復(fù)雜，成本太高C.多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案，有利于提高命中率D.直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案，有利于提高命中率2、容量為64塊的Cache采用組相聯(lián)映射方式，字塊大小為128個字，每4塊為一組。如果主存為4K塊，且按字編址，那么主存地址和主存標(biāo)記的位數(shù)分別為（）。A.16，6B.17，6C.18，8D.19，83、串行運(yùn)算器結(jié)構(gòu)簡單，其運(yùn)算規(guī)律是（）。A.由低位到高位先行進(jìn)行進(jìn)位運(yùn)算B.由低位到高位先行進(jìn)行借位運(yùn)算C.由低位到高位逐位運(yùn)算D.由高位到低位逐位運(yùn)算4、假定變量i、f、d的數(shù)據(jù)類型分別為int、float、double（int用補(bǔ)碼表示，float和double用IEEE754標(biāo)準(zhǔn)中的單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示），已知i=785，f-l.5678e3，d=1.5el00，若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為真的是（）。I.i==（int）（float）iⅡ.f==（float）（int）fIⅡ.f==（float）（double）fⅣ.（d+f）-d=fA.僅I、ⅡB.僅I、ⅢC.僅Ⅱ、ⅢD.僅Ⅲ、Ⅳ5、對于相同位數(shù)（設(shè)為N位，且各包含1位符號位）的二進(jìn)制補(bǔ)碼小數(shù)和十進(jìn)制小數(shù)，（二進(jìn)制小數(shù)所表示的數(shù)的個數(shù)）/（十進(jìn)制小數(shù)所能表示的數(shù)的個數(shù)）為（）。A.（0.2）NB.（0.2）N-1C.（0.02）ND.（0.02）N-16、關(guān)于同步控制說法正確的是（）。A.采用握手信號B.由統(tǒng)一時序電路控制的方式C.允許速度差別較大的設(shè)備一起接入工作D.B和C7、某同步總線的時鐘頻率為100MHz，寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個地址或數(shù)據(jù)占用一個時鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時間至少是（）。A.20nsB.40nsC.50nsD.80ns8、馮·諾依曼型計算機(jī)的設(shè)計思想主要有（）。1.存儲程序Ⅱ.二進(jìn)制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、指令寄存器的位數(shù)取決（）。A.存儲器的容量B.指令字長C.機(jī)器字長人D.存儲字長10、在具有中斷向量表的計算機(jī)中，中斷向量地址是（）。A.子程序入口地址B.中斷服務(wù)程序入口地址C.中斷服務(wù)程序入口地址的地址D.例行程序入口地址11、依賴硬件的數(shù)據(jù)傳送方式是（）。A.程序控制B.程序中斷C.DMAD.無12、（）不是常用三級時序系統(tǒng)中的一級。A.指令周期B.機(jī)器周期C.節(jié)拍D.定時脈沖13、某指令格式如下所示。OPMID其中M為尋址方式，I為變址寄存器編號，D為形式地址。若采用先變址后間址的尋址方式，則操作數(shù)的有效地址是（）。A.I+DB.（I）+DC.(（I）+D)D.（（I））+D14、在通用計算機(jī)指令系統(tǒng)的二地址指令中，操作數(shù)的物理位置可安排在（）。I.一個主存單元和緩沖存儲器Ⅱ.兩個數(shù)據(jù)寄存器IⅡ.一個主存單元和一個數(shù)據(jù)寄存器IV.一個數(shù)據(jù)寄存器和一個控制存儲器V.一個主存單元和一個外存單元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V15、零地址雙操作數(shù)指令不需要指出操作數(shù)地址，這是因為（）。A.操作數(shù)已在數(shù)據(jù)緩沖寄存器中B.操作數(shù)隱含在累加器中C.操作數(shù)地址隱含在堆棧指針中D.利用上一條指令的運(yùn)算結(jié)果進(jìn)行操作二、填空題16、存儲器和CPU連接時，要完成______的連接；______的連接和_______的連接，方能正常工作。17、為了運(yùn)算器的高速性，采用了________進(jìn)位，________乘除法，________等并行技術(shù)措施。18、漢字的________、________、________是計算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。19、字節(jié)多路通道可允許多個設(shè)備進(jìn)行_______型操作，數(shù)據(jù)傳送單位是_______20、通道是一個特殊功能的______，它有自己的______專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。21、閃速存儲器特別適合于_______微型計算機(jī)系統(tǒng)，被譽(yù)為_______而成為代替磁盤的一種理想工具。22、流水CPU中的主要問題是________相關(guān)、________相關(guān)和________相關(guān)，為此需要采用相應(yīng)的技術(shù)對策，才能保證流水暢通而不斷流。23、主存儲器的性能指標(biāo)主要是存儲容量、存取時間、_______和_______24、為了解決多個_______同時競爭總線_______，必須具有_______部件。25、按IEEE754標(biāo)準(zhǔn)，一個浮點(diǎn)數(shù)的階碼E的值等于指數(shù)的_________加上一個固定的_________三、名詞解釋題26、主機(jī)：27、總線事務(wù)：28、繪圖機(jī)：29、寫回法：四、簡答題30、什么是指令字長、機(jī)器字長和存儲字長？31、中斷接口一般包含哪些基本組成？簡要說明它們的作用。32、浮點(diǎn)數(shù)的階碼為什么通常采用移碼？33、一個計算機(jī)系統(tǒng)中的總線，大致分為哪幾類？五、計算題34、已知計算機(jī)的字長為32位，存儲器的容量為1MR.如果按字節(jié)、半字、字、雙字尋址，尋址范圍各是多少？35、將下列十進(jìn)制數(shù)表示成浮點(diǎn)規(guī)格化數(shù)，階碼4位（包含一位階符），分別用補(bǔ)碼和移碼表示；尾數(shù)9位（包含一位數(shù)符），用補(bǔ)碼表示。1）27/64。2）-27/64。36、某Cache采用全相聯(lián)映射，且此Cache有16塊，每塊8個字，主存容量為216個字（按字尋址），Cache開始為空。Cache存取時間為40ns；主存與Cache間傳送8個字需要lus。1）計算Cache地址中標(biāo)記位數(shù)和塊內(nèi)地址位數(shù)。2）程序首先訪問主存單元20，21，22，…，45，然后重復(fù)訪問主存單元28，29，30，…，45四次（假設(shè)沒有命中Cache，將主存對應(yīng)塊一次全部讀入Cache中，且第一塊從0開始計數(shù)），試計算Cache的命中率。3）計算上述程序總的存取時間。六、綜合題37、采用微程序控制器的某計算機(jī)在微程序級采用兩級流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時進(jìn)行。假設(shè)微指令的執(zhí)行時間需要40ns，試問：1）若控制存儲器選用讀出時間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。2）若控制存儲器選用讀出時間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時序圖。38、假定在一個8位字長的計算機(jī)中運(yùn)行如下類C程序段：unsignedintx=134；unsignedinty=246；intm=x；intn=y；unsignedintz1=x-y；unsignedintz2=x+y；intkl=m-n；intk2=m+n；若編譯器編譯時將8個8位寄存器R1~R8分別分配至變量x、y、m、n、zl、z2、kl和k2，則回答下列問題（提示：帶符號整數(shù)用補(bǔ)碼表示）：1）執(zhí)行上述程序段后，寄存器R1，R5和R6的內(nèi)容分別是什么（用十六進(jìn)制表示）？2）執(zhí)行上述程序段后，變量m和k1的值分別是多少（用十進(jìn)制表示）？3）上述程序段涉及帶符號整數(shù)加/減、無符號整數(shù)加/減運(yùn)算，這4種運(yùn)算能否利用同一個加法器及輔助電路實現(xiàn)？簡述理由。4）計算機(jī)內(nèi)部如何判斷帶符號整數(shù)加/減運(yùn)算的結(jié)果是否發(fā)生溢出？上述程序段中，哪些帶符號整數(shù)運(yùn)算語句的執(zhí)行結(jié)果會發(fā)生溢出？39、某16位機(jī)器所使用的指令格式和尋址方式如圖所示，該機(jī)器有兩個20位基址寄存器，4個16位變址寄存器，16個16位通用寄存器。指令匯編格式中的S（源）、D（目標(biāo)）都是通用寄存器，M是主存的一個單元，3種指令的操作碼分別是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是傳送指令，STA為寫數(shù)指令，LDA為讀數(shù)指令。1）試分析3種指令的指令格式和尋址方式特點(diǎn)。2）處理器完成哪一種操作所花時間最短？完成哪一種操作所花時間最長？第2種指令的執(zhí)行時間有時會等于第3種指令的執(zhí)行時間嗎？3）下列情況中，每個十六進(jìn)制指令字分別代表什么操作？簡述此指令的作用。①（FOFl）H/（3CD2）H：②（2856）H

參考答案一、選擇題1、D2、D3、C4、B5、B6、B7、C8、D9、B10、C11、C12、A13、C14、B15、C二、填空題16、順序?qū)ぶ贩绞教S尋址方式17、先行陣列流水線18、輸入編碼內(nèi)碼字模碼19、傳輸字節(jié)20、處理器指令和程序21、便攜式固態(tài)盤22、資源數(shù)據(jù)控制23、存儲周期存儲器帶寬24、主設(shè)備控制權(quán)總線仲裁25、真值偏移量三、名詞解釋題26、主機(jī)：主機(jī)中包含了除輸入輸出設(shè)備以外的所有電路部件，是一個能夠獨(dú)立工作的系統(tǒng)。27、總線事務(wù)：從總線的請求到完成總線的使用的操作序列。28、繪圖機(jī)：計算機(jī)圖形輸出設(shè)備，主要用于工程圖紙的輸出。29、寫回法：cache命中時的一種更新策略，寫cache時不寫主存，而當(dāng)cache數(shù)據(jù)被替換出去時才寫回主存。四、簡答題30、答：機(jī)器字長：CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。31、答：A、地址譯碼。選取接口中有關(guān)寄存器，也就是選擇了IIO設(shè)備；B、命令字/狀態(tài)字寄存器。供CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息；C、數(shù)據(jù)緩存。提供數(shù)據(jù)緩沖，實現(xiàn)速度匹配：D、控制邏輯。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。32、解析：假設(shè)采用n位數(shù)值位，由移碼的定義可知，有如下關(guān)系：x因此，正數(shù)的移碼一定大于負(fù)數(shù)的移碼，這個是移碼與原碼、補(bǔ)碼、反碼的一個重要區(qū)別。更重要的是，移碼具有如下性質(zhì)：當(dāng)x>y時，[x]移>[y]移33、答：（1）同一部件如CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線，稱為內(nèi)部總線。（2）同一臺計算機(jī)系統(tǒng)的各部件，如CPU、內(nèi)存、通道和各類I/0接口間互相連接的總線，稱為系統(tǒng)總線。五、計算題34、解：首先1MB=8Mhit（為了在后面的計算中單位統(tǒng)一）按字節(jié)尋址時，尋址范圍為：8Mbit/8bit=lMB。按半字尋址時，尋址范圍為：8Mbit/16bit=512KB。按字尋址時，尋址范圍為：8Mbit/32bit=256KB。按雙字尋址時，尋址范圍為：8Mbit/64bit=128KB。35、解析1）27/64=0.011011=0.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時：1，111：0.11011000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時：1，11l；1.00101000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時：0.1l1：l.00101000。36、解析：1）Cache地址中塊內(nèi)地址位數(shù)為3位（23=8）。由于采用的是全相聯(lián)映射，因此除去塊內(nèi)地址剩下的就是標(biāo)記位數(shù)。主存的標(biāo)記位數(shù)為16-3=13，故Cache的標(biāo)記位數(shù)為13位。2）首先，每塊包含8個字（也就是8個主存單元），先訪問20號單元，如果Cache不命中（因為Cache開始時為空），那么Cache就調(diào)入包含此單元的塊，此塊包含20、21、22、23單元，當(dāng)接下來訪問21~23單元時都命中。其次，訪問24號單元時又不命中，以此類推。當(dāng)訪問20、24、32、40號單元時，不命中。也就是說，一共訪問次數(shù)為26+18×4=98次，其中有4次不命中，Cache的命中率為98-43）已知Cache命中率、訪問Cache的時間、主存與Cache交換塊的時間，總的存取時間就很容易計算了，如下：40ns×98+4×lμs=7920ns有些考生認(rèn)為答案應(yīng)該是40ns×94+4×lμs=7760ms，因為有4次沒有命中Cache，故沒有存取操作，僅僅是對比了標(biāo)記位而已，所以只需乘以94。解釋一下，如果Cache沒有命中，則CPU將會去主存取數(shù)據(jù)，并且將數(shù)據(jù)從主存送往Cache，所以最終CPU還是得對Cache進(jìn)行98次的存取。六、綜合題37、解析：在執(zhí)行本條微指令的同時，預(yù)取下一條微指令。因為這兩個操作是在兩個完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的。取微指令的時間與執(zhí)行微指令的時間哪個長，就以它作為微周期1）若控制存儲器選用讀出時間為30ns的ROM，微指令執(zhí)行時序圖如圖a所示。因為取第i+1條微指令與執(zhí)行第i條微指令同時進(jìn)行，所以取微指令的讀出時間為30ns，而微指令的執(zhí)行時間需要40ns。這種情況下微周期取最長的時間，即40ns。2）若控制存儲器選用讀出時間為50ns的ROM，微指令執(zhí)行時序圖如圖b所示。這種情況下微周期需取50ns。38、解析：1）寄存器R1存儲的是134，轉(zhuǎn)換成二進(jìn)制為10000110B，即86H。寄存器R5存儲的是x-y的內(nèi)容，x-y=-112，轉(zhuǎn)換成二進(jìn)制為10010000B，即90H。寄存器R6存儲的是x+y的內(nèi)容，x+y=380，轉(zhuǎn)換成二進(jìn)制為101111100B（前面的進(jìn)位含棄），即7CH。由于計算機(jī)字長為8位，因此無符號整數(shù)能表示的范圍為0～255，而x+y=380，故溢出。2）m二進(jìn)制表示為10000110B，由于m是int型，因此最高位為符號位，可以得出m的原碼為11111010（對10000110除符號位取反加1），即-122。同理，n的二進(jìn)制表示為11110110B，故n的原碼為10001010，轉(zhuǎn)成十進(jìn)制為-10。因此，k1=-122-（-10）=-112。3）參考答案：可以利用同一個加法器及輔助電路實現(xiàn)。因為無符號整數(shù)和有符號整數(shù)都是以補(bǔ)碼形式存儲，所以運(yùn)算規(guī)則都是一樣的。但有一點(diǎn)需要考慮，由于無符號整數(shù)和有符號整數(shù)的表示范圍是不一樣的，因此需要設(shè)置不一樣的溢出電路。4）至于內(nèi)部如何判斷溢出，可參考前面的總結(jié)。帶符號整數(shù)只有k2會發(fā)生溢出。分析：8位帶符號整數(shù)的補(bǔ)碼取值范圍為-