《數(shù)字電路邏輯設計》全冊配套課件

21世紀是信息數(shù)字化的時代，“數(shù)字邏輯設計”是數(shù)字技術(shù)的基礎，是電子信息類各專業(yè)的主要技術(shù)基礎課程之一。第１章緒論脈沖與數(shù)字電子技術(shù)的應用非常廣泛。電視技術(shù)雷達技術(shù)通信技術(shù)計算機、自動控制航空航天第１章緒論1.1.1數(shù)字信號1.1.2數(shù)制及其轉(zhuǎn)換1.1.3

二－十進制代碼（BCD代碼）1.1.4

算術(shù)運算與邏輯運算1.1.5

數(shù)字電路Introduction

1.1.1數(shù)字信號

１．概念在時間上和數(shù)量上都不連續(xù)，變化總是發(fā)生在一系列離散的瞬間，數(shù)量大小和每次的增減變化都是某一個最小單位的整數(shù)倍，這一類物理量叫做數(shù)字量。表示數(shù)字量的信號稱為數(shù)字信號。工作在數(shù)字信號下的電路叫做數(shù)字電路。數(shù)字電路中采用只有0、1兩種數(shù)值組成的數(shù)字信號。？回顧與思考：數(shù)字信號與模擬信號有何區(qū)別？模擬信號在時間上和數(shù)值上都具有連續(xù)變化的特點。在某一瞬間的值可以是一個數(shù)值區(qū)間內(nèi)的任何值。(b)(c)ΔtΔt為一拍圖1-1

數(shù)字信號(a)1110110001２．表示方法

(1)用0、1數(shù)值表示

(2)用低和高電位表示

(3)用脈沖信號的無和有表示高電位低電位脈沖演示演示式中，ai為十進制數(shù)的任意一個數(shù)碼；n、m為正整數(shù)，n表示整數(shù)部分數(shù)位，m表示小數(shù)部分數(shù)位。

1.1.2數(shù)制及其轉(zhuǎn)換

十進制數(shù)采用0、1、···、9十個不同的數(shù)碼；在計數(shù)時，采用“逢十進一”及“借一當十”。各個數(shù)碼處于十進制數(shù)的不同數(shù)位時，代表的數(shù)值是不同的，這些數(shù)值稱為位權(quán)。對于任意一個十進制數(shù)都可以按位權(quán)展開：１．十進制數(shù)上述十進制數(shù)按位權(quán)展開的方法，可以推廣到任意進制的計數(shù)制。對于一個基數(shù)為R(R≥2)的R進制計數(shù)制，共有0、1、···、(R-1)個不同的數(shù)碼，則一個R進制的數(shù)按位權(quán)可展開為：這種計數(shù)法叫做“R進制”計數(shù)法，R稱為計數(shù)制的基數(shù)或稱為計數(shù)的模(mod)。在數(shù)N的表示中，用下角標或(mod=R)來標明模。２．二進制數(shù)二進制數(shù)只有0和1兩個數(shù)碼，在計數(shù)時“逢二進一”及“借一當二”。二進制的基數(shù)是2，每個數(shù)位和位權(quán)值為2的冪。二進制數(shù)可以按位權(quán)展開為：式中，ai為0或1數(shù)碼；n、m為正整數(shù)，2i為i位的位權(quán)值。３．八進制和十六進制八進制數(shù)有0～7八個數(shù)碼，基數(shù)為8，八進制數(shù)表示為：十六進制數(shù)有0～9、A～F十六個數(shù)碼符號，其中A～F六個符號依次表示10～15。十進制二進制八進制十六進制十進制二進制八進制十六進制000012110014C111113110115D2102214111016E3113315111117F4100441610000201051015517100012111611066181001022127111771910011231381000108201010024149100111932100000402010101012A10011001001446411101113B1000111110100017503E8表1-1

二、八、十、十六進制的對照關系４．不同進制數(shù)的轉(zhuǎn)換

(1)

將R進制數(shù)轉(zhuǎn)換成十進制數(shù)將R進制數(shù)轉(zhuǎn)換為等值的十進制數(shù)，只要將R進制數(shù)按位權(quán)展開，再按十進制運算規(guī)則運算即可。按位權(quán)展開按十進制運算規(guī)則運算

(2)

將十進制數(shù)轉(zhuǎn)換成R進制數(shù)

將十進制數(shù)的整數(shù)部分和小數(shù)部分分別進行轉(zhuǎn)換，然后合并起來。

a)將給定的十進制數(shù)除以R，余數(shù)作為R進制數(shù)的最低位(LeastSignificantBit,LSB)。

b)把前一步的商再除以R，余數(shù)作為次低位。

c)重復b步驟，記下余數(shù)，直至最后商為0，最后的余數(shù)即為R進制的最高位(MostSignificantBit,MSB)。十進制數(shù)整數(shù)轉(zhuǎn)換成R進制數(shù)，采用逐次除以基數(shù)R取余數(shù)的方法，其步驟如下：解由于二進制數(shù)基數(shù)為2，所以逐次除以2，取其余數(shù)（0或1）：５３２２６２１３２２6２３１２０商余數(shù)101011LSBMSB所以解由于八進制數(shù)基數(shù)為8，所以逐次除以8取其余數(shù)：５３8６8０商余數(shù)５６所以十進制數(shù)純小數(shù)轉(zhuǎn)換成R進制數(shù)，采用將小數(shù)部分逐次乘以R，取乘積的整數(shù)部分作為R進制的各有關數(shù)位，乘積的小數(shù)部分繼續(xù)乘以R,直至最后乘積為0或達到一定的精度為止。解0.3752×750[0.]2×500[1.]2×000[1.]b-1=0b-2=1b-3=1所以解由于精度要求達到0.1%，需要精確到二進制小數(shù)10位，即1/210=1/1024。0.39×2=0.78b-1=00.78×2=1.56b-2=10.56×2=1.12b-3=10.12×2=0.24b-4=00.24×2=0.48b-5=00.48×2=0.96b-6=00.96×2=1.92b-7=10.92×2=1.84b-8=10.84×2=1.68b-9=10.68×2=1.36b-10=1所以解由于83=512，所以需精確到八進制小數(shù)的4位，則0.39×8=3.12a-1=30.12×8=0.96a-2=00.96×8=7.68a-3=70.68×8=5.44a-4=5所以(0.39)10=(0.3075)8綜合整數(shù)和純小數(shù)的轉(zhuǎn)換方法，是將整數(shù)部分和小數(shù)部分分別進行轉(zhuǎn)換，然后合并起來。例如(53.375)10轉(zhuǎn)換成二進制數(shù)，按例1-4和例1-6的結(jié)果，得：

(3)基數(shù)R為2k各進制之間的互相轉(zhuǎn)換

由于3位二進制數(shù)構(gòu)成1位八進制數(shù)，4位二進制數(shù)構(gòu)成1位十六進制數(shù)，以二進制數(shù)為橋梁，即可方便地完成基數(shù)R為2k各進制之間的互相轉(zhuǎn)換。

1.1.3二－十進制代碼（BCD代碼）表示某一特定信息的數(shù)碼代號叫做代碼。數(shù)字系統(tǒng)中常用與二進制數(shù)碼相對應的0、1作為代碼的符號，叫做二進制碼。以二進制碼表示一個十進制數(shù)的代碼，稱為二－十進制碼，即BCD（BinaryCodeDecimal）碼。由于十進制數(shù)共有0～9十個數(shù)碼，因此需要4位二進制代碼來表示1位十進制數(shù)。二進制代碼的位數(shù)n與需要編碼的數(shù)（或信息）的個數(shù)N之間應滿足以下關系：2n-1≤N≤2nBCD碼十進制數(shù)碼8421碼余3碼2421碼5121碼631－1碼單位間距碼余3循環(huán)碼移存碼000000011000000000011000000100001100010100000100010010000101100010200100101001000100101001101110100300110110001100110111001001011001401000111010001110110011001000011501011000101110001001011111000111601101001110011001000010111011111701111010110111011010010011111110810001011111011101101110011101100910011100111111111100111010101000表1-3

常用BCD代碼

１．有權(quán)BCD碼

即代碼中的每位二進制數(shù)碼都有確定的位權(quán)值。如表1-3中的8421碼、2421碼、5121碼、631-1碼等。對于有權(quán)BCD碼，可以根據(jù)位權(quán)展開求得所代表的十進制數(shù)。例如：２．無權(quán)BCD碼

即代碼沒有確定的位權(quán)值，不能按照位權(quán)展開求解所代表的十進制數(shù)。如表1-3中的余３碼、單位間距碼、余３循環(huán)碼等。這些代碼都有其特點，適用于不同的場合。

３．用BCD代碼表示十進制數(shù)

對于一個多位的十進制數(shù)，需要有與十進制位數(shù)相同的幾組BCD代碼來表示。例如：不能省略！不能省略！

1.1.4算術(shù)運算與邏輯運算當兩個二進制數(shù)碼表示數(shù)量大小時，它們之間可以進行數(shù)值運算，稱這種運算為算術(shù)運算。二進制數(shù)的算術(shù)運算法則和十進制數(shù)的運算法則基本相同，只是相鄰兩位之間的關系是“逢二進一”及“借一當二”。１位二進制數(shù)碼0和1，還可表示兩種不同的狀態(tài)，即數(shù)字電路中的邏輯狀態(tài)。此時，二進制數(shù)碼0和1之間將按照某種邏輯關系進行邏輯運算。

1.1.5數(shù)字電路對數(shù)字信號進行算術(shù)運算和邏輯運算的電路稱為數(shù)字電路。將眾多的數(shù)字電路基本單元制作在一塊半導體基片上，稱為集成電路。集成電路包含基本元件的數(shù)目小規(guī)模集成電路（SSIC）10～100中規(guī)模集成電路（MSIC）100～1000大規(guī)模集成電路（LSIC）1000～10000超大規(guī)模集成電路（VLSIC）10000以上2.2邏輯函數(shù)的簡化2.2.2公式化簡法（代數(shù)法）2.2.3圖解法（卡諾圖法）2.2.4邏輯函數(shù)的系統(tǒng)簡化法2.2.1簡化的意義和目標2.2.1

簡化的意義和目標意義：用化簡后的表達式構(gòu)成邏輯電路，可節(jié)省器件，降低成本，提高工作的可靠性。目標：化簡為最簡的與－或表達式。

１．乘積項的個數(shù)最少；２．每個乘積項中包含的變量數(shù)最少。化簡的主要方法：

１．公式法（代數(shù)法）；２．圖解法（卡諾圖法）；３．系統(tǒng)簡化法（列表法）。2.2.2

公式化簡法（代數(shù)法）公式化簡法就是運用邏輯代數(shù)的基本公式和常用公式化簡邏輯函數(shù)。

１．合并項法：利用公式將兩項合并為一項。２．吸收法：利用公式，消去多余項。３．消去法：利用公式，消去多余因子。４．配項法：

利用公式，將某一乘積項展開為兩項，或添加某乘積項，再與其他乘積項進行合并化簡。解方法一：利用各公式的對偶式進行化簡：方法二：將或－與表達式轉(zhuǎn)換成它的對偶與－或式，先對與－或?qū)ε际竭M行化簡，再求化簡后的與－或式的對偶式。

歸納：利用公式法化簡邏輯函數(shù)，要求熟練掌握對公式的運用，技巧性較強。判斷化簡后的結(jié)果是否最簡有一定的難度。卡諾圖就是將邏輯變量分成兩組，每一組變量取值組合按循環(huán)碼的規(guī)則排列所構(gòu)成的方格圖，圖中的每一個方格對應著邏輯變量的一個最小項。所謂循環(huán)碼，是指相鄰兩組編碼之間只有一個變量值不同的編碼。

2.2.3

圖解法（卡諾圖法）１．什么是卡諾圖m000011110ABCDm4m12m8m9m13m5m1m3m7m15m11m10m14m6m200011110圖2-2-2

4變量卡諾圖一般形式圖2-2-1

3變量卡諾圖一般形式m00001111001ABCm2m6m4m5m7m3m1表2-2-1２．用卡諾圖表示邏輯函數(shù)的方法

依據(jù)：由于任意一個n變量的邏輯函數(shù)都可以變換成最小項表達式，而n變量的卡諾圖包含n個變量的所有最小項，所以n變量的卡諾圖可以表示n變量的任意一個邏輯函數(shù)。001001110001111001ABC圖2-2-3

卡諾圖標記法

方法：邏輯函數(shù)包含有哪幾個最小項，就在卡諾圖相對應的方格內(nèi)填1，其余各方格填0。

例如：邏輯函數(shù)，可在３變量卡諾圖對應的m3，m5，m6，m7方格內(nèi)填1，其余方格填0。填1的方格表示當函數(shù)的變量取值與方格所對應的變量取值相同時，邏輯函數(shù)的值為1。00100110000111100001CDAB011100111110圖2-2-4

函數(shù)F=∑m(12,13,5,7,10,11,14,15)的卡諾圖如果邏輯函數(shù)不是最小項表達式的形式，通常采用以下兩種方法填寫卡諾圖：

(1)

將邏輯函數(shù)變換成最小項表達式的形式。

(2)

觀察法：對于某乘積項，找出所有使得該乘積項為1的變量取值情況，則在這些變量取值所對應的方格內(nèi)都填1，就是該乘積項的卡諾圖表示。1111100011000000000111100001CDAB1110圖2-2-5

F=ABC+CD+BD的卡諾圖對于乘積項，只有當變量取值為0100和0101時，乘積項的值為1，所以在卡諾圖對應的m4、m5方格內(nèi)填1。對于乘積項BD，只有當變量B和D都為1時，乘積項的值才為1，所以在滿足該條件的m5、m7、m13、m15四個方格內(nèi)填1。其余乘積項按相同方法處理。圖2-2-6

兩個相鄰項的合并舉例110001111001abc1011110110001111001abc(a)F=ac(b)F=bc(c)F=ab10001abc

3．利用卡諾圖合并最小項的規(guī)律依據(jù)：在卡諾圖中，處于相鄰位置的兩個最小項都只有一個變量表現(xiàn)出取值0和1的差別，根據(jù)公式AB+AB=A，這兩個最小項就可以合并為一項。

(1)

２個相鄰項的合并２個相鄰的1格圈在一起，產(chǎn)生的合并項由圈內(nèi)沒有0、1變化的那些變量組成，消去了一個變量。110001111001abc圖2-2-7

4個相鄰項的合并舉例0111100001111001abc(a)F=a(b)F=c(c)F=b10001abc111111111

(2)

４個相鄰項的合并４個相鄰的1格圈在一起，有兩個變量表現(xiàn)出0、1的變化，因此合并項由n-2個變量組成。有變化，消去b有變化,消去c沒有變化，0對應反變量，保留為a1111000111100001cdab1111111011111000111100001cdab1111101111000111100001cdab11111110(a)F=bd+bd(c)F=cd+ab(b)F=bd+bd圖2-2-8

4個相鄰項的合并舉例變量a和c有變化，消去。結(jié)果為bd循環(huán)相鄰，變量a和c有變化，消去。結(jié)果為bdbdbdcdab1111000111100001cdab1111111011111000111100001cdab1111101111(a)F=b+d11111(b)F=b+c圖2-2-9

8個相鄰項的合并舉例

(3)

８個相鄰項的合并８個相鄰的1格圈在一起，有三個變量表現(xiàn)出0、1的變化，因此合并項由n-3個變量組成。dbbc00000abcde11001011010110111101100011110圖2-2-10

5變量卡諾圖

(4)

關于５變量卡諾圖對于５變量以上的卡諾圖，某些相鄰1格有時不是十分直觀地可以辨認，因此一般不采用卡諾圖進行化簡。

歸納：

①在卡諾圖中合并最小項，將圖中相鄰1格加圈標志，每個圈內(nèi)必須包含2i個相鄰1格。

②在n變量的卡諾圖中，2i個相鄰1格圈在一起時，圈內(nèi)有i個變量發(fā)生0、1變化，合并后的乘積項由n-i個沒有發(fā)生0、1變化的變量組成。４．利用卡諾圖化簡邏輯函數(shù)主要項：在卡諾圖中，把2i個相鄰１格進行合并，如果合并圈不能再擴大，這樣圈得的合并乘積項稱為主要項。顯然，主要項的圈不被更大的圈所覆蓋。圖2-2-11

主要項舉例10111100001111001abc(a)F=ac+abc(b)F=a10001abc11111主要項

根據(jù)卡諾圖合并最小項的規(guī)律，用卡諾圖化簡邏輯函數(shù)時，函數(shù)化簡后乘積項的數(shù)目等于合并圈的數(shù)目，每個乘積項所含變量因子的多少，取決于合并圈的大小。多余項：如果一個主要項所包含的１格都被其他的主要項圈所覆蓋，這個主要項就是多余項（冗余項）。多余項必要項：如果主要項圈中至少有一個“特定”的１格沒有被其他主要項所覆蓋，這個主要項稱為必要項或?qū)嵸|(zhì)主要項。圖2-2-12

多余項舉例10111100001111001abc(a)F=ac+ab10001abc1(b)F=ac+bc+ab1111必要項

用卡諾圖化簡邏輯函數(shù)的步驟：

１．將函數(shù)變換成最小項表達式的形式；(也可直接填寫)

２．填寫卡諾圖；(用卡諾圖表示邏輯函數(shù))

３．按卡諾圖合并最小項的規(guī)律畫包圍圈；

(1)圈出所有沒有相鄰項的孤立１格主要項；

(2)找出只有一種合并可能的１格，構(gòu)成主要項；

(3)對余下沒有被覆蓋的１格，選擇一種合并方式加圈合并，直至所有１格都至少被圈一次，而且圈數(shù)最少。

４．對每一個合并圈進行化簡，各合并乘積項之和即為邏輯函數(shù)的化簡結(jié)果。圖2-2-13

例2-14卡諾圖化簡過程059000111100001cdab7152614101110解

第一步：填寫卡諾圖（為了敘述方便，這里填寫最小項的編號，平常應該在對應最小項方格中填1）。

第二步：畫包圍圈。

第三步：化簡包圍圈。圖2-2-14

例2-15卡諾圖化簡(b)(c)059000111100001cdab7152614101110118059000111100001cdab7152614101110118(a)059000111100001cdab7152614101110118解填寫卡諾圖，畫出只有一種圈法的包圍圈。如圖(a)。余下的三個最小項有兩種處理方法，如圖(b)和圖(c)。顯然圖(b)中的圈法對應的圈數(shù)最少。

化簡結(jié)果為：如果合并所有的0格，即可得到函數(shù)的最簡或－與式，也稱為圈0法。圈0法的方法和步驟與圈1法完全相同，不同的是，由2i個0格構(gòu)成的圈，由圈內(nèi)取值不變的變量相或來表示（以原變量表示取值0，以反變量表示取值1），所有的或項再相與，即構(gòu)成最簡或－與式。110000111100001cdab10100111101100011圖2-2-15

例2-16卡諾圖化簡解填寫卡諾圖，畫包圍圈，化簡?；喗Y(jié)果為：５．任意項的使用

任意項是指在一個邏輯函數(shù)中，變量的某些取值組合不會出現(xiàn)，或者函數(shù)在變量的某些取值組合時輸出不確定，可能為0，也可能為1，這樣的變量的取值組合（最小項）稱為任意項。具有任意項的邏輯函數(shù)稱為非完全描述的邏輯函數(shù)。對于非完全描述的邏輯函數(shù)，合理地利用任意項，能使邏輯函數(shù)的表達式進一步化簡。在卡諾圖中，任意項格可以作為1格，也可以作為0格。具體是作為1格還是作為0格，以有利于得到最簡為前提。所有的任意項用∑d(mi)表示，在卡諾圖中，任意項格用×表示。111000111100001cdab×11××1110×××圖2-2-16

例2-17卡諾圖化簡111000111100001cdab×11××1110×××(a)

不利用任意項(b)

利用任意項解填寫卡諾圖，畫包圍圈，化簡?；喗Y(jié)果為：經(jīng)比較，合理利用任意項，確實能使邏輯函數(shù)的表達式進一步化簡。2.2.4

邏輯函數(shù)的系統(tǒng)簡化法

系統(tǒng)簡化法又稱奎恩－麥克洛斯基法，簡稱Q－M法。系統(tǒng)簡化法適用于任意多變量的函數(shù)，有較嚴格的算法，可借助于計算機解題。

系統(tǒng)簡化法分三個步驟進行：

(1)求出函數(shù)的全部主要項；

(2)選出函數(shù)的必要項；

(3)選擇主要項，使它與必要項一起包含給定函數(shù)的全部最小項，建立函數(shù)的最簡與－或式。解１．求全部主要項A將函數(shù)的最小項按其變量取值中1的個數(shù)分組順序排列；從低位組出發(fā)，和相鄰高位組各項逐個進行比較，合并具有相鄰編碼特性的最小項，直至找不到合并乘積項為止。ⅡⅢabcdabcdⅠabcd000000100410008001130101501106101010011171011110-000,4-0000,8010-4,500-04,610-08,100-113,7-0113,1101-15,7011-6,7101-10,1101--4,5,6,7表2-3-1

例2-19尋找全部主要項表GFEDCB

全部主要項有：

合并乘積項的規(guī)律：

(1)在兩個相鄰組內(nèi)，凡是包含有相同最小項號碼的兩個乘積項不能合并。

(2)凡是低位組中乘積項包含的最小項最小號碼大于相鄰高位組乘積項包含的最小項最小號碼時，該兩乘積項不能合并。

(3)相鄰兩組中可以合并的兩個乘積項，所包含的最小項號碼之差相同，并且都等于2j（j為不等于0的正整數(shù)）。主要項中所含變量的個數(shù)后續(xù)化簡的任務是在求出的全部主要項中選擇一組主要項，使之能包含函數(shù)的所有最小項，并且求出函數(shù)的最簡與－或式。*２．選取實質(zhì)主要項表2-3-2

例2-19主要項表之一03456781011μABCDEFG××2××333333××××××××××××僅僅屬于一個主要項的最小項，稱為實質(zhì)最小項，包含實質(zhì)最小項的主要項稱為實質(zhì)主要項。選出全部實質(zhì)主要項以后，要在余下的主要項中選取部分主要項，覆蓋余下的全部最小項。在以后的運算中，凡是被選出的主要項及其包含的最小項均可以不考慮。表2-3-3

例2-19主要項表之二0381011μBCDEFG×××333333×××××××３．選取主要項建立函數(shù)最簡式函數(shù)的最簡與－或式為：F=A+···表2-3-4

例2-19主要項表之三0381011μBCEF××3333××××××

(1)行消去

若主要項表中I行的所有×號與J行的所有×號一一對應，記作I=J，可以消去μ值較大的一行；若I行的所有×號都被J行的×號包含，記作

或，并且J行的μ值比I行小或相等，則可以消去I行，保留J行。按此原則，該例中的主要項D和G都可以消去。****

(2)列消去

若主要項表中X列的所有×號與Y列的所有×號對應相同，記作X=Y，可以消去其中任意一列；若X列的×號完全包含了Y列的全部×號，記作

，則可消去X列。表2-3-5

例2-19主要項表之四0310μBCEF×3333×××表2-3-6

例2-19主要項表之五10μBE×33×按照此項原則，可以消去8列和11列，結(jié)果如表2-3-5所示。

(3)選取二次實質(zhì)主要項表2-3-5中的主要項C和F滿足實質(zhì)主要項的條件，稱為二次實質(zhì)主要項。剩余的兩個主要項包含的最小項相同，μ值也相同，可以消去任意一個。根據(jù)以上各步驟，函數(shù)的最簡與－或式為：

注意：對于復雜的主要項表，上述的行、列消去及選取二次實質(zhì)主要項步驟，需要反復進行，其先后次序不影響化簡的結(jié)果。

列表法與卡諾圖法的聯(lián)系：列表法實際上是按照由繁到簡的順序進行卡諾圖化簡。尋找全部主要項就是畫出所有可能的最大圈，然后按照嚴格的算法和規(guī)律，排除多余圈（多余項），最后得到最簡的與－或表達式。正是由于列表法具有嚴格的算法，可以通過編程由計算機完成多變量的函數(shù)化簡，彌補了卡諾圖化簡的局限性。解第一步：求全部主要項表2-3-7

第二步：選擇實質(zhì)主要項**表2-3-8

例2-20主要項表之一0346791011μABCDEFG××2××222233××××××××××1131415H××××××××××3××

第三步：選取部分主要項，覆蓋余下的全部主要項，建立函數(shù)最簡式。在取掉實質(zhì)主要項A和B以后的主要項表中，各行各列均無包含關系，無法進行行或列消去，通常稱之為循環(huán)主要項表。對于循環(huán)主要項表，可首先任選一個μ值小的主要項作為二次主要項。本例選擇C，則表2-3-9

例2-20主要項表之二03467μCDEFG××22233××××××1H××××3表2-3-10

例2-20主要項表之三034μDEFG×2233×××××1H××3由表2-3-10可見，所以可消去D和F。表2-3-11

例2-20主要項表之四034μEG×23×××1H3****××由表2-3-11可見，E和G為二次實質(zhì)主要項，選取E、G以后，全部最小項均被包含。所以函數(shù)的最簡與－或式為：

說明：對于循環(huán)主要項表，其化簡結(jié)果有多種可能性，最后應該進行比較，選取最簡的一種情況作為結(jié)果。表2-2-1

2～4變量的循環(huán)碼AB00000000C0011D0110011110001100011011111111001101101000011111000110AB00110011AB00011000C0110111001110110返回表2-3-7

尋找例2-20全部主要項ⅠⅡⅢabcdabcdabcd00000000110100400113011061001910101001117101111110113111014111115000000HG0，10，40010011，31，9010F4，60010113，73，110116，76，149，119，1310，1110，147，1511111010110110111011111，1511113，1514，1511110,11,14,159,11,13,156,7,14,153,7,11,151,3,9,1101E11D11C11B11A返回3.1

晶體管的開關特性3.1.1晶體二極管開關特性3.1.2晶體三極管開關特性SRV圖3-1-1

理想開關＋－3.1.1晶體二極管開關特性理想開關的特性：

(1)開關S斷開時，通過開關的電流i=0，這時開關兩端點間呈現(xiàn)的電阻為無窮大。

(2)開關S閉合時，開關兩端的電壓v=0，這時開關兩端點間呈現(xiàn)的電阻為零。

(3)開關S的接通或斷開動作瞬間完成。

(4)上述開關特性不受其他因素（如溫度等）的影響。１．二極管穩(wěn)態(tài)開關特性當外加正向電壓時，正向電流隨電壓的增加按指數(shù)規(guī)律增加。圖中Vth稱為正向開啟電壓或門限電壓，也稱為閾值電壓。iDvDVthISO圖3-1-2

二極管伏安特性(a)二極管電路表示(b)二極管伏安特性iD＋－vD

穩(wěn)態(tài)開關特性：電路處于相對穩(wěn)定的狀態(tài)下晶體管所呈現(xiàn)的開關特性。二極管的伏安特性方程為：iDvDOiDvDVthO圖3-1-2

二極管伏安特性(c)理想二極管開關特性(d)二極管特性折線簡化當二極管作為開關使用時，可將其伏安特性折線化。當正向偏置時，二極管導通，壓降為Vth值，相當于開關閉合；當反向偏置時，二極管截止，流過的電流為反向飽和電流，非常小，相當于開關斷開。

結(jié)論：在穩(wěn)態(tài)情況下，二極管開關特性與理想開關存在一定差異。主要表現(xiàn)為，正向?qū)〞r，相當于開關閉合，但兩端仍有電位降落；反向截止時，相當于開關斷開，存在反向電流。此外，二極管的Vth和IS都與溫度有關。通常硅二極管的Vth值取0.7V，鍺二極管取0.3V。２．二極管瞬態(tài)開關特性

電路處于瞬變狀態(tài)下晶體管所呈現(xiàn)的開關特性。具體的說，就是晶體管在大信號作用下，由導通到截止或者由截止到導通時呈現(xiàn)的開關特性。理想二極管作開關時，在外加跳變電壓作用下，由導通到截止或者由截止到導通都是在瞬間完成，沒有過渡過程。DRvI＋－圖3-1-3

理想二極管開關特性＋－vDiD(a)OvIt(b)OvDtOiDtVFVRVRIF圖3-1-4

二極管瞬態(tài)開關特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr當t<t1時，二極管導通，導通電壓為vD≈0.6~0.7V（以硅管為例），導通電流iD=IF=(VF－vD)/R≈VF/R。當t=t1時，vI由VF突變?yōu)椋璙R，由于存儲電荷的存在，形成漂移電流，iD=(vI－vD)/R≈－VR/R，使存儲電荷不斷減少。從vI負跳變開始至反向電流降到0.9IR所需的時間，稱為存儲時間ts。在這段時間內(nèi)，PN結(jié)維持正向偏置，反向電流IR近似不變。●存儲時間圖3-1-4

二極管瞬態(tài)開關特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr●經(jīng)過ts時間后，反向電流使存儲電荷繼續(xù)消失，空間電荷區(qū)逐漸加寬，二極管轉(zhuǎn)為截止狀態(tài)。反向電流由IR減小至反向飽和電流值，這段時間稱為下降時間tf。通常以從0.9IR下降到0.1IR所需時間確定tf。trr=ts+tf稱為反向恢復時間。反向恢復時間是影響二極管開關速度的主要原因，是二極管開關特性的重要參數(shù)。下降時間反向恢復時間圖3-1-4

二極管瞬態(tài)開關特性OvItOvDtOiDtVFVRt1t2t1t2IF－IRtstftrrtr●在t<t2期間，二極管反向截止，vD=－VR，iD=－IS，空間電荷區(qū)很寬。當t=t2時，vI由－VR突變?yōu)閂F。由于二極管兩端電壓不能突變，電路中產(chǎn)生瞬時大電流(VR+VF)/R，二極管迅速導通，iD由(VR+VF)/R迅速下降到iD=IF=VF/R。從vI正向跳變到二極管正向?qū)ǚQ為二極管的正向恢復時間，通常用vD的上升時間tr來描述。與trr相比，正向恢復時間可忽略不計。上升時間DRVREF1＋－圖3-1-5

限幅電平為VREF1的串聯(lián)

下限限幅器及工作波形＋－vI(a)(b)OvIt＋－vOVREF1OvOtVREF1３．二極管開關應用電路

(1)限幅電路將輸入波形的一部分傳送到輸出端，而將其余部分抑制掉。常用的有串（并）聯(lián)上限、下限和雙向限幅器。圖3-1-5中，當vI>VREF1時，二極管導通，vO≈vI；當vI<VREF1時，二極管截止，vO=VREF1。這樣就將輸入波形中瞬時電位低于VREF1的部分抑制掉，而將高于VREF1的部分波形傳送到輸出端，實現(xiàn)了下限限幅的功能。演示D1R2VREF2＋－＋－vI(a)＋－vOD2R1VREF1＋－A圖3-1-6

串聯(lián)雙向限幅器及其工作波形(b)OvOtVREF2VAvI串聯(lián)雙向限幅器（假設VREF1<VREF2）

vI=0時，A點電位為

vI≤VA時，D1截止，D2導通，vO≈VA。實現(xiàn)下限限幅，限幅電平為VA。

vI≥VREF2時，D1導通，D2截止，vO≈VREF2。實現(xiàn)上限限幅，限幅電平為VREF2。當VA<vI<VREF2時，D1、D2均導通，輸出vO≈vI。DRVREF1＋－圖3-1-7

并聯(lián)下限限幅器及其工作波形＋－vI(a)(b)OvIt＋－vOOvOtVREF并聯(lián)下限限幅器D1RVREF2＋－＋－vI(a)＋－vOD2VREF1＋－圖3-1-8

并聯(lián)雙向限幅電路及其工作波形(b)OvOtVREF1vIVREF2并聯(lián)雙向限幅器演示DR圖3-1-9

鉗位電路及工作波形＋－vI(a)(b)OvIt＋－vOOvOtVmCVm－VmVmΔVΔVT1T2t1t2t3t4t5t6●

(2)鉗位電路

將脈沖波形的頂部或底部鉗定在某一電平上。圖3-1-9中，設電容C初始電壓為0，滿足R>>rD(rD為二極管導通電阻)，時間常數(shù)τ1=rDC<<T1(輸入脈寬)，時間常數(shù)τ2=RC>>T2(輸入脈沖休止期)。在t1～t2期間，在vI由0正跳變至Vm時，由于電容兩端電壓不能突變，故vO正跳變至Vm，二極管導通，電容很快充電至Vm，vO很快下降到0。DR圖3-1-9

鉗位電路及工作波形＋－vI(a)(b)OvIt＋－vOOvOtVmCVm－VmVmΔVΔVT1T2t1t2t3t4t5t6●當t=t2時，vI由Vm負跳變至0，vO則由0跳變至－Vm。在t2～t3期間，二極管截止，電容通過電阻R放電，vO緩慢上升。上升值為：當t=t3時，vI由0正跳變至Vm，vO從(－Vm+ΔV)值上跳至ΔV。之后t3～t4期間二極管導通，C很快充電至Vm，vO迅速下降至0V。此后電路工作情況周期性重復?？梢?，輸出波形的頂部被鉗定在0V。DR圖3-1-10

鉗位電平為VREF

(－VREF)的鉗位電路＋－vI(a)＋－vOCVREF＋－DR＋－vI(b)＋－vOCVREF－＋若需要改變鉗位電平，可以在二極管D的支路中串接一個電源VREF。RC＋－vI＋－vOVCCRBT圖3-1-11

基本單管共射電路3.1.2晶體三極管開關特性在脈沖與數(shù)字電路中，在大幅度信號作用下，晶體管交替工作于截止區(qū)與飽和區(qū)，作為開關元件使用。１．三極管穩(wěn)態(tài)開關特性如圖3-1-11所示基本單管共射電路。傳輸特性是指電路的輸出電壓與輸入電壓的函數(shù)關系?；締喂芄采潆娐返膫鬏斕匦郧€大體上分為三個區(qū)域：截止區(qū)、放大區(qū)和飽和區(qū)。圖3-1-12

單管共射電路傳輸特性vI/VvO/V10500.511.5截止放大飽和

當vI<Vth時，工作于截止區(qū)。發(fā)射結(jié)和集電結(jié)均為反向偏置，即vB<vE，vB<vC。此時iB≈0，iC≈0，vO≈VCC。晶體管相當于開關斷開。

當vI>Vth而小于某一數(shù)值（圖中約為1V）時，工作于放大區(qū)。發(fā)射結(jié)正偏，集電結(jié)反偏，即vB>vE，vB<vC。此時iB、iC隨vI的增加而增加，vO隨vI的增加而下降。ΔvO/ΔvI>>1

當vI大于某一數(shù)值時，工作于飽和區(qū)。發(fā)射結(jié)和集電結(jié)均為正偏，即vB>vE，vB>vC。且iB滿足：iB>IBS=(VCC－VCE(sat))/βRC此時，vO=VCE(sat)≈0；iC=(VCC－VCE(sat))/RC≈VCC/RC。晶體管C、E之間相當于開關閉合。在飽和型開關電路中，穩(wěn)態(tài)時，當vI=VIL時，晶體三極管穩(wěn)定工作于截止狀態(tài)；當vI=VIH時，晶體三極管穩(wěn)定工作于飽和狀態(tài)。S=iB/IBS稱為飽和系數(shù)，S越大，飽和深度越深。２．三極管瞬態(tài)開關特性當vI從－V跳變＋V時，晶體管不能立即導通，要經(jīng)歷一段延遲時間td和一個上升時間tr，iC才能接近于最大值ICS。ton=td+tr稱為開通時間。Ot＋V－VvIOiCtOvOtontdtrtstftoff●●圖3-1-13

三極管的瞬態(tài)開關特性tICS●●0.9ICS0.1ICS開通時間Ot＋V－VvIOiCtOvOtontdtrtstftoff●●圖3-1-13

三極管的瞬態(tài)開關特性tICS●●0.9ICS0.1ICS關斷時間當vI從＋V跳變－V時，晶體管也不能立即截止，要經(jīng)歷一段存儲時間ts和一個下降時間tf，iC才逐漸下降到0。toff=ts+tf稱為關斷時間。

(1)晶體三極管由截止狀態(tài)過渡到飽和狀態(tài)的過程?？煞譃榘l(fā)射結(jié)由反偏至正偏和集電極電流形成兩個階段。12345x=0x=wNPNQBSnb(x)pc(x)QCSpe(x)圖3-1-14

晶體三極管基區(qū)少子

濃度分布曲線發(fā)射結(jié)變?yōu)檎⒅饾u形成集電極電流所需的時間，即為延遲時間td，其長短取決于晶體三極管的結(jié)構(gòu)和電路工作條件。三極管結(jié)電容越小，td越短；三極管截止時反偏越大，td越長；正向驅(qū)動電流越大，td越短。發(fā)射結(jié)正偏后，集電極電流iC不斷上升，達到0.9ICS所需時間即為上升時間tr。

tr的大小也取決于晶體三極管的結(jié)構(gòu)和電路工作條件?；鶇^(qū)寬度w越小，tr也越?。换鶚O驅(qū)動電流越大，tr也越短。

(2)晶體三極管由飽和狀態(tài)過渡到截止狀態(tài)的過程。可分為驅(qū)散基區(qū)多余存儲電荷及驅(qū)散基區(qū)存儲電荷兩個階段。三極管穩(wěn)定工作于飽和狀態(tài)時，基區(qū)形成有多余存儲電荷的累積QBS，當vI負向跳變時，QBS全部消失所需時間即為存儲時間ts。飽和度越深，ts越長；基極反向驅(qū)動電流越大，QBS消失越快，ts越短。集電結(jié)兩邊多余存儲電荷QBS和QCS全部消失后，集電結(jié)轉(zhuǎn)向反偏，基極反向驅(qū)動電流使基區(qū)存儲電荷QB開始消失，iC逐漸減小至0.1ICS所需時間即為下降時間tf。反向驅(qū)動電流越大，tf越短。RC－VBBvIvOVCCR1TCVL＋－R1R2R2－＋VBBBEVH＋－R1R2－＋VBBBE＋－VBE(sat)iBi1i2(a)(b)(c)●●●圖3-1-15

晶體三極管反相器３．晶體三極管開關應用電路利用晶體三極管作開關，最常用、最基本的電路是反相器電路。當vI=VL時，可靠工作于截止狀態(tài)；vI=VH時，可靠工作于飽和狀態(tài)。當vI=VL時，為保證可靠截止，要求vBE≤0。可見，增大VBB，或增大R1、減小R2，對截止有利。三極管截止時，vO=VH=VCC。當vI=VH時，晶體三極管飽和，vO=VL=VCE(sat)≈0。增大R2、減小R1，對可靠飽和有利。由此可見，輸出電壓與輸入電壓反相，故稱反相器。≤03.2

TTL集成邏輯門R6AVCCT4T3DR4T2R5R3T1BCR1R2●●Y圖3-2-1

DTL與非門早期的雙極型集成邏輯門采用的是二極管－三極管（DTL）形式。由于速度較低，發(fā)展成晶體管－晶體管電路（TTL）形式。目前國產(chǎn)的TTL集成電路有：

CT54/74系列（標準通用系列）；

CT54H/74H系列（高速系列）；

CT54S/74S系列（肖特基系列）；

CT54LS/74LS系列（低功耗肖特基系列）；3.2

TTL集成邏輯門3.2.1晶體管－晶體管邏輯門電路（TTL）3.2.2

TTL與非門的主要外部特性3.2.3

TTL或非門、異或門、三態(tài)輸出門等3.2.4其他系列TTL門電路R4AVCCT4T3D4R2T2R3T1BCR1Y圖3-2-2

CT54/74系列與非門3.2.1晶體管－晶體管邏輯門電路（TTL）

TTL與非門由三部分組成：多發(fā)射極晶體管T1和電阻R1構(gòu)成電路的輸入級，輸入信號通過T1的發(fā)射結(jié)實現(xiàn)與邏輯；T2和電阻R2、R3組成中間級，從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；T3、D4、T4和R4構(gòu)成推拉式的輸出級。１．基本工作情況R4AVCCT4T3D4R2T2R3T1BCR1Y圖3-2-2

CT54/74系列與非門當輸入信號A、B、C中至少有一個為低電平(0.3V)時，T1的基極電位約為1V，因此T2和T4均不會導通。VCC經(jīng)R2驅(qū)動T3和D4，使之處于導通狀態(tài)。因此輸出電壓vO為：由于基流iB3很小，可忽略不計，則即輸出為高電平，有時稱電路處于關態(tài)。R4AVCCT4T3D4R2T2R3T1BCR1Y圖3-2-2

CT54/74系列與非門當輸入信號A、B、C全部為高電平(3.6V)時，T1的基極電位升高，足以使T1集電結(jié)、T2和T4的發(fā)射結(jié)導通。T2的集電結(jié)電位約為1V，不能驅(qū)動T3和D4，使之處于截止狀態(tài)。輸出電壓為：即輸出為低電平，稱電路

處于開態(tài)。由此可見，電路具有與非門的邏輯功能。T1T2T3D4T4輸出高電平（關態(tài)）飽和截止導通導通截止輸出低電平（開態(tài)）倒置工作飽和截止截止飽和表3-2-1

TTL門電路各晶體管工作狀態(tài)２．推拉輸出電路和多發(fā)射極晶體管的作用

推拉輸出電路的主要作用是提高帶負載能力。當電路處于關態(tài)時，輸出級工作于射極輸出狀態(tài)，呈現(xiàn)低阻抗輸出；當電路處于開態(tài)時，T4處于飽和狀態(tài)，輸出電阻也很低。因此在穩(wěn)態(tài)時，電路均具有較低的輸出阻抗，大大提高了帶負載能力。

推拉輸出電路和多發(fā)射極晶體管大大提高了電路的開關速度。一般TTL與非門的平均延遲時間可以縮短到幾十納秒。vI/V3210123avO/VbcdeVNHVNLVILVoffVthVon圖3-2-3

電壓傳輸特性3.2.2

TTL與非門的主要外部特性１．電壓傳輸特性

ab段：對應vI<0.6V，T1正向飽和導通，T2和T4處于截止狀態(tài)，T3和D4導通，輸出高電平(3.6V)。稱為截止區(qū)，電路處于穩(wěn)定的關態(tài)。

bc段：對應vI≈0.6～1.3V，T1正向飽和導通，T2導通，但T4處于截止狀態(tài)。隨著輸入電壓的上升，輸出電壓將近似線性下降。所以這一段稱為線性區(qū)。

cd段：對應vI>1.3V，T4開始導通。當vI增加時，輸出電壓急劇下降，T3和D4趨向截止，T4趨向飽和，電路狀態(tài)由關態(tài)轉(zhuǎn)換為開態(tài)。這一段稱為轉(zhuǎn)折區(qū)。vI/V3210123avO/VbcdeVNHVNLVILVoffVthVon圖3-2-3

電壓傳輸特性

de段：隨著vI增加，T1進入倒置工作狀態(tài)，T3、D4進入截止，T4進入飽和，輸出低電平近似為0.3V，電路進入穩(wěn)定的開態(tài)。這一段稱為飽和區(qū)。從電壓傳輸特性曲線可以反映出TTL與非門的幾個主要特性參數(shù)。

(1)輸出邏輯高電平和輸出邏輯低電平在電壓傳輸特性曲線截止區(qū)的輸出電壓為輸出邏輯高電平VOH，飽和區(qū)的輸出電壓為輸出邏輯低電平VOL。

(2)開門電平(Von)和關門電平(Voff)及閾值電壓(Vth)在保證輸出為額定高電平(3V)的90%(2.7V)的條件下，允許的輸入低電平的最大值，稱為關門電平Voff；

在保證輸出為額定低電平(0.35V)的條件下，允許的輸入高電平的最小值，稱為開門電平Von。一般Voff≥0.8V，Von≤1.8V。轉(zhuǎn)折區(qū)的中點對應的輸入電壓稱為TTL門的閾值電壓Vth。一般Vth≈1.4V。

(3)抗干擾能力在集成電路中，經(jīng)常以噪聲容限的數(shù)值來定量地說明門電路的抗干擾能力。當輸入為低電平時，為保證電路處于穩(wěn)定的關態(tài)，輸入低電平加上瞬態(tài)干擾信號不應超過關門電平Voff。因此允許的干擾容限為VNL=Voff-VIL，稱為低電平噪聲容限。當輸入為高電平時，為保證電路處于穩(wěn)定的開態(tài)，輸入高電平加上瞬態(tài)干擾信號不應低于開門電平Von。因此允許的干擾容限為VNH=VIH-Von，稱為高電平噪聲容限。另外，隨著溫度的升高，輸出高電平和輸出低電平都會升高，閾值電壓卻降低。電源電壓的變化主要影響輸出高電平，對輸出低電平影響不大。vI/V21012AiI/mAB圖3-2-4

輸入特性曲線CIIS２．TTL與非門輸入特性輸入特性是指輸入電壓和輸入電流之間的關系曲線。圖3-2-4中，輸入電流iI以流出輸入端為正方向。

AB段：vI<0.6V，T2和T4截止，T1深飽和，故變化規(guī)律為：

BC段：1.3V≤vI≤1.5V，T4開始導通，vB1被鉗定在2.1V，T1工作于倒置狀態(tài)。輸入電流由正方向急劇轉(zhuǎn)為反方向，約為10μA左右。之后，隨著vI繼續(xù)上升，iI還會有微小增加。輸入端接地時流經(jīng)輸入端的電流IIS稱為輸入短路電流。T2R1RRiT1iIVCCVCCvI＋－圖3-2-5

輸入端經(jīng)Ri接地的情況vI/V21012iI/mAP圖3-2-6

用圖解法說明Ri影響IISM●

輸入端通過電阻Ri接地的情況：

vI=iIRi，用圖解法分析，如圖3-2-6所示。為了保證電路穩(wěn)定工作在關態(tài)，必須使vI≤Voff，則設Voff=0.8V，R1=4kΩ，則Ri≤0.91kΩ。R4VCCT4T3DR2T2R3R1Y圖3-2-7

Ri對TTL與非門在開態(tài)時的影響RT1iIiB1iB2iB4iR3Ri當TTL與非門開態(tài)工作時，T2和T4處于飽和狀態(tài)，vB1被鉗定在2.1V左右，故iB1不隨Ri變化。為保證電路穩(wěn)定工作于開態(tài)，vI=iIRi≥Von，而iI≈iB1－iB2，iB2要保證與非門在允許的灌流負載iO=NIIS情況下，T2和T4處于飽和狀態(tài)。設灌流負載iO≈12mA，iB1≈0.725mA，iB2≈0.172mA，iI≈0.553mA，則Ri≥3.2kΩ。

Ri使得輸入低電平提高，削弱了電路的抗干擾能力。

TTL與非門輸入特性受外界溫度和電源電壓的影響。溫度變化主要影響轉(zhuǎn)折段（BC段），溫度升高，則Vth減小，導致轉(zhuǎn)折區(qū)左移。電源電壓升高會使iI增加。R1RVCCVCCvI圖3-2-8

多余輸入端的連接＋－R1VCCvI＋－●多余輸入端的處理：為了避免輸入端拾取干擾，一般將多余輸入端接高電平，或者與有用輸入端并接。３．TTL與非門輸出特性iO/mA31010vO/VA圖3-2-9

TTL與非門輸出特性B2203040iO/mA31010vO/V2203040(a)開態(tài)時(b)關態(tài)時

TTL與非門的輸出特性反映輸出電壓vO與輸出電流iO的關系。其中輸出電流規(guī)定灌入電流為正方向。

(1)開態(tài)時：T4飽和。iO增加時，T4的飽和程度減輕，輸出低電平略有增高，如圖中的0A段，輸出電阻約10～20Ω。AB段表示T4已脫離飽和區(qū)，輸出低電平增加較大，不能正常工作。

(2)關態(tài)時：T4截止，T3、D4導通。負載電流為拉電流。輸出電阻在100Ω左右。輸出拉電流增加時，輸出高電平減小。tPHLtPLH圖3-2-10

延遲時間vIvO４．平均延遲時間由于晶體管開關時間的影響，門電路的輸出和輸入之間存在延遲，即導通延遲時間tPHL和截止延遲時間tPLH，平均延遲時間為它們的平均值：５．電源特性－－平均功耗和動態(tài)尖峰電流電路處于穩(wěn)定開態(tài)時的空載功耗稱為空載導通功耗。電源供給的總電流為空載導通功耗為PL=IELVCC，典型數(shù)值約為16mW。電路處于穩(wěn)定關態(tài)時的空載功耗稱為空載截止功耗。若忽略T3基極電流，電源供給的總電流為T1基極電流，即空載截止功耗為PH=IEHVCC，典型數(shù)值約為5mW。平均功耗為vI圖3-2-11

電源動態(tài)尖峰電流tOiEtOIEHIELIEMIEM當輸入電壓由高電平變?yōu)榈碗娖綍r，會出現(xiàn)T1、T2、T3、D4、T4同時導通的瞬間狀態(tài)，電源電流出現(xiàn)瞬時最大值典型數(shù)值約為32mA，稱為動態(tài)尖峰電流。IEM在一個周期內(nèi)的平均值為iB1VH圖3-2-12

輸入漏電流VHVHNiβiIB1IB1+NiβiIB1iB1A(VL)B(VH)βiIB1βiIB1(a)(b)６．TTL與非門的其它主要參數(shù)

(1)輸入漏電流IIH如圖3-2-12所示，在接高電平輸入端的總漏電流為(βi+βj)IB1。高電平輸入端的漏電流是前級門電路的拉電流負載電流，漏電流太大會造成前級輸出高電平下降。

(2)扇入、扇出系數(shù)扇入指輸入端的個數(shù)。扇出系數(shù)NO指輸出端最多能帶同類門的個數(shù)。3.2.3

TTL或非門、異或門、三態(tài)輸出門等１．TTL或非門輸入(A,B)T1T1′T2T2′T3D4T4輸出A=L，B=L飽和飽和截止截止導通導通截止HA=L，B=H飽和倒置截止導通截止截止飽和LA=H，B=L倒置飽和導通截止截止截止飽和LA=H，B=H倒置倒置導通導通截止截止飽和L表3-2-2

或非門工作狀態(tài)VCCT4T3D4T2Y圖3-2-13

TTL或非門電路T2′BAT1T1′

TTL或非門由輸入級、中間級和推拉式輸出級組成。其工作原理與TTL與非門類似，各晶體管工作狀態(tài)如表3-2-2所示。２．TTL異或門VCCT9T8DT6Y圖3-2-14

TTL異或電路BAT2T3T7T4T5T1●●●pxy根據(jù)已學知識不難看出：３．集電極開路的TTL與非門（OC門）BAY圖3-2-15

非門的線與連接圖示電路為兩個非門的輸出端直接連接的情況。其輸出與輸入間的關系為兩個邏輯門輸出端相連，可以實現(xiàn)兩輸出相與的功能，稱為線與。在用門電路組合各種邏輯電路時，如果能將輸出端直接并接，有時能大大簡化電路。前面介紹的推拉式輸出結(jié)構(gòu)的TTL門電路是不能將兩個門的輸出端直接并接的。圖3-2-16

兩個與非門輸出

直接相連接的情況VCCT4T3D4Y1VCCT4T3D4Y2T2VOHVOL如圖3-2-16所示的連接中，如果Y1輸出為高電平，Y2輸出為低電平，由于推拉式輸出級總是呈現(xiàn)低阻抗，因此將會有一個很大的負載電流流過兩個輸出級，該電流遠遠超過正常工作電流，甚至會損壞門電路。為了使TTL門能夠?qū)崿F(xiàn)線與，把輸出級改為集電極開路的結(jié)構(gòu)，簡稱OC門。圖3-2-17

集電極開路的與非門

及其邏輯符號VCCT4YBAT1T2YBA&(a)(b)

OC門電路取消了典型TTL門電路中T3、D4的輸出電路，在使用時外接一個電阻RL和外接電源V。只要電阻RL和電源V的數(shù)值選擇恰當，就能保證輸出的高、低電平符合要求，輸出三極管T4的負載電流又不過大。圖3-2-18表示了n個OC門并聯(lián)使用的情況，其輸出圖3-2-18

n個OC門并聯(lián)使用YBA&DC&JI&VCCRLn●···VCCT4T3D4T2Y圖3-2-19

三態(tài)門電路及邏輯符號T111DPG1G2ABENENA&BENA&BYY(a)(c)(b)４．三態(tài)輸出門（三態(tài)門）三態(tài)門是在普通門電路基礎上，增加控制端和控制電路構(gòu)成的。若EN為有效電平，三態(tài)門與普通門電路一致；否則，輸出呈現(xiàn)高阻抗狀態(tài)，輸入與輸出之間相當于斷開。高電平有效低電平有效圖3-2-20

三態(tài)門接成總線結(jié)構(gòu)B1EN1&A1B2EN2&A2BnENn&An···三態(tài)門實現(xiàn)總線結(jié)構(gòu)輪流定時地使各個EN端為1，可把各門的輸出信號輪流傳送到總線上。圖3-2-21

用三態(tài)門實現(xiàn)

數(shù)據(jù)雙向傳輸