4.1主存儲器處于全機中心地位現(xiàn)代計算機主存儲器處于全機中心地位，原因是：(1)當前計算機正在執(zhí)行的程序和數據(除了暫存于CPU寄存器以外的所有原始數據、中間結果和最后結果)均存放在存儲器中。CPU直接從存儲器取指令或存取數據。(2)計算機系統(tǒng)中I/O設備增多，數據傳送速度加快，因此采用了直接存儲器存取(DMA)技術和I/O通道技術，在存儲器與I/O系統(tǒng)之間直接傳送數據。(3)共享存儲器的多處理機的出現(xiàn)，利用存儲器存放共享數據，并實現(xiàn)處理機之間的通信，更加強了存儲器作為全機中心的作用?，F(xiàn)在計算機中還設有輔存或外存，用來存放主存的副本和當前不在運行的程序和數據。在程序執(zhí)行過程中，每條指令所需的數據及取下一條指令的操作都不能直接訪問輔助存儲器。由于中央處理器是高速器件，而主存的讀寫速度則慢得多，不少指令的執(zhí)行速度與主存儲器技術的發(fā)展密切相關。4.2主存儲器分類能用來作為存儲器的器件和介質，除了其基本存儲單元有兩個穩(wěn)定的物理狀態(tài)來存儲二進制信息以外，還必須滿足一些技術上的要求。價格也是一個很重要的因素。主存儲器的類型：(1)隨機存儲器(randomaccessmemory，簡稱RAM)又稱讀寫存儲器,指通過指令可以隨機地、個別地對存儲單元進行訪問，一般訪問所需時間基本固定，而與存儲單元地址無關。(2)只讀存儲器(read\|onlymemory,簡稱ROM)是一種對其內容只能讀不能寫入的存儲器，在制造芯片時預先寫入內容。它通常用來存放固定不變的程序、漢字字型庫、字符及圖形符號等。由于它和讀寫存儲器分享主存儲器的同一個地址空間，故仍屬于主存儲器的一部分。(3)可編程序的只讀存儲器(programmableROM,簡稱PROM)一次性寫入的存儲器，寫入后，只能讀出其內容，而不能再進行修改。(4)可擦除可編程序只讀存儲器(erasablePROM,簡稱EPROM)可用紫外線擦除其內容的PROM，擦除后可再次寫入。(5)可用電擦除的可編程只讀存儲器(electricallyEPROM,簡稱E2PROM)可用電改寫其內容的存儲器，近年來發(fā)展起來的快擦型存儲器(flashmemory)具有E2PROM的特點。上述各種存儲器，除了RAM以外，即使停電，仍能保持其內容，稱之為“非易失性存儲器”，而RAM為“易失性存儲器”。4.3主存儲器的主要技術指標主存儲器的主要性能指標為主存容量、存儲器存取時間和存儲周期時間。計算機可尋址的最小信息單位是一個存儲字。一個存儲字所包括的二進制位數稱為字長。指令中地址碼的位數決定了主存儲器的可直接尋址的最大空間。例如，32位超級微型機提供32位物理地址，支持對4G字節(jié)的物理主存空間的訪問。

存儲器的速度存儲器存取時間(memoryaccesstime)又稱存儲器訪問時間，是指從啟動一次存儲器操作到完成該操作所經歷的時間。存儲周期(memorycycletime)指連續(xù)啟動兩次獨立的存儲器操作(例如連續(xù)兩次讀操作)所需間隔的最小時間。(存儲周期略大于存取時間)4.4主存儲器的基本操作主存儲器用來暫時存儲CPU正在使用的指令和數據，它和CPU的關系最為密切。主存儲器和CPU的連接是由總線支持的?？偩€包括數據總線、地址總線和控制總線。CPU通過使用AR(地址寄存器)和DR(數碼寄存器)和主存進行數據傳送。控制總線包括控制數據傳送的讀(read)、寫(write)和表示存儲器功能完成的(ready)控制線。圖4.1主存儲器與CPU的聯(lián)系“讀”操作CPU需要把信息字的地址送到AR，經地址總線送往主存儲器。同時，CPU應用控制線(read)發(fā)一個“讀”請求。此后，CPU等待從主存儲器發(fā)來的回答信號，通知CPU“讀”操作完成。主存儲器通過ready線做出回答，若ready信號為“1”，說明存儲字的內容已經讀出，并放在數據總線上，送入DR。這時，“取”數操作完成?！皩憽辈僮鰿PU先將信息字在主存中的地址經AR送地址總線，并將信息字送DR。同時，發(fā)出“寫”命令。此后，CPU等待寫操作完成信號。主存儲器從數據總線接收到信息字并按地址總線指定的地址存儲，然后經ready控制線發(fā)回存儲器操作完成信號。這時，“存”數操作完成。從以上討論可見，CPU與主存之間采取異步工作方式，以ready信號表示一次訪存操作的結束。4.5讀/寫存儲器(即隨機存儲器(RAM))

半導體讀/寫存儲器按存儲元件在運行中能否長時間保存信息來分，有靜態(tài)存儲器和動態(tài)存儲器兩種。前者利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會丟失的；動態(tài)存儲器利用MOS電容存儲電荷來保存信息，使用時需不斷給電容充電才能使信息保持。靜態(tài)存儲器的集成度低，但功耗較大(cache)；動態(tài)存儲器的集成度高，功耗小，它主要用于大容量存儲器(主存)。1.靜態(tài)存儲器(SRAM)(1)存儲單元和存儲器圖4.2是MOS靜態(tài)存儲器的存儲單元的線路。圖4.3是用圖4.2所示單元組成的16×1位靜態(tài)存儲器的結構圖。圖4.4所示是1K×1位靜態(tài)存儲器的框圖。圖4.2MOS靜態(tài)存儲器的存儲單元T1，T2工作管T3，T4負載管T5，T6門控管圖4.3MOS靜態(tài)存儲器結構圖圖4.41K靜態(tài)存儲器框圖(2)開關特性靜態(tài)存儲器的片選、寫允許、地址和寫入數據在時間配合上有一定要求。圖4.5存儲器芯片讀數時間圖4.6描述寫周期的開關參數2.動態(tài)存儲器(DRAM)(1)存儲單元和存儲器原理圖4.7三管存儲單元電路圖圖4.8單管存儲單元線路圖再生(刷新)DRAM是通過把電荷充積到MOS管的柵極電容或專門的MOS電容中來實現(xiàn)信息存儲。但是由于電容漏電阻的存在，隨著時間的增加，其電荷會逐漸漏掉，從而使存儲的信息丟失。為了保證存儲信息不遭破壞，必須在電荷漏掉以前就進行充電，以恢復原來的電荷。對于DRAM，再生一般應在小于或等于2ms的時間內進行一次。SRAM則不同，由于SRAM是以雙穩(wěn)態(tài)電路為存儲單元的，因此它不需要再生。4.6非易失性半導體存儲器DRAM和SRAM均為可任意讀/寫的隨機存儲器，當掉電時，所存儲的內容立即消失，所以是易失性存儲器。下面介紹的半導體存儲器，即使停電，所存儲的內容也不會丟失。1.只讀存儲器(ROM)掩模式ROM由芯片制造商在制造時寫入內容，以后只能讀而不能再寫入。其基本存儲原理是以元件的“有/無”來表示該存儲單元的信息(“1”或“0”)，可以用二極管或晶體管作為元件，其存儲內容是不會改變的。2.可編程序的只讀存儲器(PROM)常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為“1”或“0”。剛出廠的產品，其熔絲是全部接通的，使用前，用戶根據需要斷開某些單元的熔絲(寫入)。斷開后的熔絲是不能再接通了，因此，它是一次性寫入的存儲器。掉電后不會影響其所存儲的內容。3.可擦可編程序的只讀存儲器(EPROM)EPROM是一種可用紫外線擦除,允許用戶多次寫入信息的只讀存儲器,目前廣泛使用的EPROM是用浮動柵雪崩注入型MOS管構成,叫FAMOS型EPROM。平時,浮動柵不帶電荷,源極與漏極間沒有導電溝道,處關閉狀態(tài),表“1”;需寫“0”時，需在源、漏極間加高電壓（+12V）和編程脈沖,源、漏極間被瞬間擊穿，在PN結處集聚大量電子，電子通過絕緣層注入到浮動柵上，使浮動柵帶負電，浮動柵上的負電荷在氧化層下面感應出正電荷迫使管子導通，表示“0”信息。高壓撤除后，因浮動柵被二氧化硅絕緣層包圍，浮動柵上的電子無處泄漏

P+N基片P+S

浮空多晶硅柵

DEDT3T2EPROM位線字線(b)(a)圖4-20EPROM結構示意圖4.可電擦可編程序只讀存儲器(E2PROM)E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復改寫的次數有限制(因氧化層被磨損)，一般為10萬次。其讀寫操作可按每個位或每個字節(jié)進行，類似于SRAM，但每字節(jié)的寫入周期要幾毫秒，比SRAM長得多。E2PROM每個存儲單元采用兩個晶體管。其柵極氧化層比EPROM薄，因此具有電擦除功能。5.快擦除讀寫存儲器(FlashMemory)FlashMemory是在EPROM與E2PROM基礎上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。但是它只能擦除整個區(qū)或整個器件?？觳脸x寫存儲器兼有ROM和RAM兩者的性能，又有ROM，DRAM一樣的高密度。目前價格已略低于DRAM，芯片容量已接近于DRAM，是唯一具有大存儲量、非易失性、低價格、可在線改寫和高速度(讀)等特性的存儲器。它是近年來發(fā)展很快很有前途的存儲器。表4.1列出幾種存儲器的主要應用存儲器應用SRAMcacheDRAM計算機主存儲器ROM固定程序，微程序控制存儲器PROM用戶自編程序。用于工業(yè)控制機或電器中EPROM用戶編寫并可修改程序或產品試制階段試編程序E2PROMIC卡上存儲信息FlashMemory固態(tài)盤，IC卡4.7DRAM的研制與發(fā)展近年來，開展了基于DRAM結構的研究與發(fā)展工作：(1)同步RAM（SynchronousDRAM，SDRAM）SDRAM是一種與主存總線同步運行的DRAM。SDRAM在同步脈沖的控制下工作,取消了主存等待時間,加快了系統(tǒng)速度。(2)雙倍數據傳輸率的同步RAM(DoubleDataRateDRAM,DDRRAM）DDR是SDRAM的升級版本,與SDRAM的主要區(qū)別是:DDR在時鐘脈沖的上升沿和下降沿都能讀出數據,即不需提高時鐘頻率就能加倍提高SDRAM的速度。(3)DDR2DDR2RAM是在DDRSDRAM的基礎上進一步改進的內存技術。主要改進技術體現(xiàn)在：●采用先進的0.09μm制版技術,并把工作電壓由2.5伏降到1.8伏●采用先進的4位預讀取架構。此技術能在每個時鐘周期進行2次數據傳輸,每次傳輸都采用雙倍傳輸率的DDR技術,即每個時鐘周期可傳輸4次數據。如DDRⅡ533的核心頻率為133MHz,時鐘頻率為266MHz,而數據傳輸率高達533MHz。(3)DDR3小知識:內存不足的原因1．剪貼板占用了太多的內存。2．打開的程序太多。3．自動運行的程序太多。4．系統(tǒng)感染電腦病毒，5．回收站占有大量空間。6．臨時文件(.tmp)太多。7．程序文件被毀壞。4.8半導體存儲器的組成與控制常用的半導體存儲器芯片有多字一位片和多字多位(4位、8位)片，如16M位容量的芯片可以有16M×1位和4M×4位等種類。1.存儲器容量擴展1個存儲器的芯片的容量是有限的，它在字數或字長方面與實際存儲器的要求都有很大差距，所以需要在字向和位向進行擴充才能滿足需要。(1)位擴展位擴展指的是用多個存儲器器件對字長進行擴充。位擴展的連接方式是將多片存儲器的地址、片選CS、讀寫控制端R/W相應并聯(lián)，數據端分別引出。如圖4.18所示。(2)字擴展字擴展指的是增加存儲器中字的數量。靜態(tài)存儲器進行字擴展時，將各芯片的地址線、數據線、讀寫控制線相應并聯(lián)，而由片選信號來區(qū)分各芯片的地址范圍。如圖4.19所示。圖4.18位擴展連接方式(16K×416K×8)圖4.19字擴展連接方式(16K×864K×8)(3)字位擴展實際存儲器往往需要字向和位向同時擴充。一個存儲器的容量為M×N位，若使用L×K位存儲器芯片，那么，這個存儲器共需要M/L×N/K個存儲器芯片。一個小容量存儲器與CPU的連接方式如圖4.20所示。圖4.20靜態(tài)存儲器芯片與CPU的連接2.存儲控制在存儲器中，往往需要增設附加電路。這些附加電路包括地址多路轉換線路、地址選通、刷新邏輯，以及讀/寫控制邏輯等。在大容量存儲器芯片中，為了減少芯片地址線引出端數目，將地址碼分兩次送到存儲器芯片，因此芯片地址線引出端減少到地址碼的一半。刷新邏輯是為動態(tài)MOS隨機存儲器的刷新準備的。通過定時刷新、保證動態(tài)MOS存儲器的信息不致丟失。動態(tài)MOS存儲器采用“讀出”方式進行刷新。因為在讀出過程中恢復了存儲單元的MOS柵極電容電荷，并保持原單元的內容，所以，讀出過程就是再生過程。但是存儲器的訪問地址是隨機的，不能保證所有的存儲單元在一定時間內都可以通過正常的讀寫操作進行刷新，因此需要專門予以考慮。通常，在再生過程中只改變行選擇線地址，每次再生一行，依次對存儲器的每一行進行讀出，就可完成對整個RAM的刷新。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍為止，這一段時間間隔稱作再生周期，又叫刷新周期，一般為2ms。通常有兩種刷新方式。(1)集中刷新集中式刷新指在一個刷新周期內，利用一段固定的時間，依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。例如，一個存儲器有1024行，系統(tǒng)工作周期為200ns。RAM刷新周期為2ms。這樣，在每個刷新周期內共有10000個工作周期，其中用于再生的為1024個工作周期，用于讀和寫的為8976個工作周期。集中刷新的缺點是在刷新期間不能訪問存儲器，有時會影響計算機系統(tǒng)的正確工作。(2)分布式刷新采取在2ms時間內分散地將1024行刷新一遍的方法，具體做法是將刷新周期除以行數，得到兩次刷新操作之間的時間間隔t，利用邏輯電路每隔時間t產生一次刷新請求。動態(tài)MOS存儲器的刷新要有硬件電路的支持，包括刷新計數器、刷新訪存裁決，刷新控制邏輯等。這些線路可以集中在RAM存儲控制器芯片中。例如Intel8203DRAM控制器是為了控制2117，2118和2164DRAM芯片而設計的。2117，2118是16K×1位的DRAM芯片，2164是64K×1位的DRAM芯片。圖4.21是Intel8203邏輯框圖。圖4.21Intel8203RAM控制器簡化圖3.存儲校驗線路計算機在運行過程中，主存儲器要和CPU、各種外圍設備頻繁地高速交換數據。由于結構、工藝和元件質量等種種原因，數據在存儲過程中有可能出錯，所以，一般在主存儲器中設置差錯校驗線路。實現(xiàn)差錯檢測和差錯校正的代價是信息冗余。信息代碼在寫入主存時，按一定規(guī)則附加若干位，稱為校驗位。在讀出時，可根據校驗位與信息位的對應關系，對讀出代碼進行校驗，以確定是否出現(xiàn)差錯，或可糾正錯誤代碼。4.9多體交叉存儲器4.9.1編址方式計算機中大容量的主存，可由多個存儲體組成，每個體都具有自己的讀寫線路、地址寄存器和數據寄存器，稱為“存儲模塊”。這種多模塊存儲器可以實現(xiàn)重疊與交叉存取。如果在M個模塊上交叉編址(M=2m)，則稱為模M交叉編址。通常采用的編址方式如圖4.22(a)所示。設存儲器包括M個模塊，每個模塊的容量為L，各存儲模塊進行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第i個模塊Mi的地址編號應按下式給出：Mj+i其中，j=0,1,2,…,L-1；i=0,1,2,…,M-1圖4.22多體交叉存儲表4.2列出了模四交叉各模塊的編址序列。這種編址方式使用地址碼的低位字段經過譯碼選擇不同的存儲模塊，而高位字段指向相應的模塊內部的存儲字。這樣，連續(xù)地址分布在相鄰的不同模塊內，而同一模塊內的地址都是不連續(xù)的。在理想情況下，如果程序段和數據塊都連續(xù)地在主存中存放和讀取，那么，這種編址方式將大大地提高主存的有效訪問速度。但當遇到程序轉移或隨機訪問少量數據，訪問地址就不一定均勻地分布在多個存儲模塊之間，這樣就會產生存儲器沖突而降低了使用率，所以M個交叉模塊的使用率是變化的，大約在

和M之間。表4.2地址的模四交叉編址模體地址編址序列對應二進制地址最低二位M00,4,8,12,…,4j+0,…00M11,5,9,13,…,4j+1,…01M22,6,10,14,…,4j+2,…10M33,7,11,15,…,4j+3,…11一般模塊數M取2的m次冪，但有的機器采用質數個模塊，如我國銀河機的M為31，其硬件實現(xiàn)比較復雜，要有大套專門邏輯電路，用來從主存的物理地址計算出存儲體的模塊號和塊內地址。但這種辦法可以減少存儲器沖突，只有當連續(xù)訪存的地址間隔是M或M的倍數時才會產生沖突，這種情況的出現(xiàn)機會是很少的。4.9.2重疊與交叉存取控制

多體交叉存儲模塊可以有兩種不同的方式進行訪問：一種是所有模塊同時啟動一次存儲周期，相對各自的數據寄存器并行地讀出或寫入信息；另一種是M個模塊按一定的順序輪流啟動各自的訪問周期，啟動兩個相鄰模塊的最小時間間隔等于單模塊訪問周期的1/M，前一種稱為“同時訪問”，后一種稱為“交叉訪問”。同時訪問要增加數據總線寬度。同時訪問多個存儲模塊能一次提供多個數據或多條指令。多體交叉訪問存儲器工作時間圖如圖4.22(b)所示?？梢钥闯?，就每一存儲模塊本身來說，對它的連續(xù)兩次訪問時間間隔仍等于單模塊訪問周期。由于CPU和IOP共享主存，或多處理機共享主存的原因，訪問主存儲器的請求源來自多方面，因此可能出現(xiàn)幾個請求源同時訪問同一個存儲體的情況。出現(xiàn)這種沖突情況時，存儲體只能先滿足其中一個請求源的要求，然后再滿足其他請求源的要求，這就需要經過一個排隊線路，先處