數(shù)字IC找工作??脊P試題-_第1頁(yè)
數(shù)字IC找工作常考筆試題-_第2頁(yè)
數(shù)字IC找工作??脊P試題-_第3頁(yè)
數(shù)字IC找工作??脊P試題-_第4頁(yè)
數(shù)字IC找工作常考筆試題-_第5頁(yè)
已閱讀5頁(yè),還剩6頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、數(shù)字IC找工作??脊P試題1、狀態(tài)機(jī)要注意的是狀態(tài)機(jī)采用的編碼、組合邏輯與時(shí)序邏輯的編寫(xiě)規(guī)則;2、分頻器偶數(shù)分頻、奇數(shù)分頻以及小數(shù)分頻;3、時(shí)序分析會(huì)分析時(shí)序邏輯電路的時(shí)序,計(jì)算關(guān)健路徑的slack,包括存在鎖存器的情況下的時(shí)序分析,metastability、競(jìng)爭(zhēng)冒險(xiǎn)以及這些現(xiàn)象的解決方法;4、perl編程比如perl統(tǒng)計(jì)出一段字母中每個(gè)字母的重復(fù)次數(shù);5、小題一般都是IC方面的基本常識(shí),比如棍圖,systemverilog的優(yōu)點(diǎn),ASIC與FPGA之間代碼如何移植等等。6、國(guó)民的面試題:給出一個(gè)配置信號(hào)C,范圍是015。同時(shí)給出一個(gè)待毛刺的信號(hào)A和時(shí)鐘信號(hào)clk。毛刺的定義是持續(xù)時(shí)間小于等于

2、C拍。要求是濾掉毛刺,設(shè)計(jì)一個(gè)系統(tǒng),要求細(xì)化到能寫(xiě)verilog的程度,并說(shuō)明優(yōu)缺點(diǎn)。比如C=3,即是濾掉持續(xù)時(shí)間小于等于3拍的突變信號(hào)7、同步電路和異步電路的區(qū)別是什么?(仕蘭微電子8、什么是同步邏輯和異步邏輯?(漢王筆試9、什么是線與邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求?(漢王筆試10、setup time和hold time(1什么是Setup 和Holdup時(shí)間?(漢王筆試(2setup和holdup時(shí)間,區(qū)別.(南山之橋(3解釋setup time和hold time的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。(4解釋setup和hold time violation,畫(huà)圖說(shuō)明,并說(shuō)明解決

3、辦法。(威盛VIA2003.11.06 上海筆試試題(5給了reg的setup,hold時(shí)間,求中間組合邏輯的delay范圍。(飛利浦-大唐筆試(6 時(shí)鐘周期為T(mén),觸發(fā)器D1的建立時(shí)間最大為T(mén)1max,最小為T(mén)1min。組合邏輯電路最大延遲為T(mén)2max,最小為T(mén)2min。問(wèn),觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。(華為(7 給出某個(gè)一般時(shí)序電路的圖,有Tsetup,Tdelay,Tck-q,還有clock的delay,寫(xiě)出決定最大時(shí)鐘的因素,同時(shí)給出表達(dá)式。(威盛VIA 2003.11.06 上海筆試試題11、競(jìng)爭(zhēng)與冒險(xiǎn)(1說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解,并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎

4、樣消除。(仕蘭微電子(2什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?(漢王筆試12、你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?(漢王筆試13、如何解決亞穩(wěn)態(tài)。(飛利浦-大唐筆試14、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。(南山之橋15、MOORE 與MEELEY狀態(tài)機(jī)的特征。(南山之橋16、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。(南山之橋17、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。(威盛VIA 2003.11.06 上海筆試試題18、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善timing。(威盛VIA2003.11.06 上海筆試試題19、給出一個(gè)門(mén)級(jí)的圖,又給了各個(gè)門(mén)的傳輸延時(shí),

5、問(wèn)關(guān)鍵路徑是什么,還問(wèn)給出輸入,使得輸出依賴于關(guān)鍵路徑。20、邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn),時(shí)序(同步異步差異,觸發(fā)器有幾種(區(qū)別,優(yōu)點(diǎn),全加器等等。21、卡諾圖寫(xiě)出邏輯表達(dá)使。(威盛VIA 2003.11.06 上海筆試試題22、化簡(jiǎn)F(A,B,C,D= m(1,3,4,5,10,11,12,13,14,15的和。(威盛23、please show the CMOS inverter schmatic,layout and its cross section with P-wellprocess.Plot its transfer curve (Vout-Vin And also expla

6、in the operation region of PMOS and NMOS for each segment of the transfer curve? (威盛筆試題circuit design-beijing-03.11.09 24、To design a CMOS invertor with balance rise and fall time,please define the ration ofchannel width of PMOS and NMOS and explain?25、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大?(仕蘭微電子26、用mos管搭出一個(gè)二

7、輸入與非門(mén)。(揚(yáng)智電子筆試27、please draw the transistor level schematic of a cmos 2 input AND gate and explainwhich input has faster response for output rising edge.(less delay time。(威盛筆試題circuit design-beijing-03.11.0928、畫(huà)出NOT,NAND,NOR的符號(hào),真值表,還有transistor level的電路。(Infineon筆試按公司分類漢王筆試1、一些基本的數(shù)字電路知識(shí)問(wèn)題,請(qǐng)簡(jiǎn)要回答之。a 什么

8、是Setup 和Holdup時(shí)間?b 什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除?c 請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路?d 什么是線與邏輯,要實(shí)現(xiàn)它,在硬件特性上有什么具體要求?e 什么是同步邏輯和異步邏輯?f 請(qǐng)畫(huà)出微機(jī)接口電路中,典型的輸入設(shè)備與微機(jī)接口邏輯示意圖(數(shù)據(jù)接口、控制接口所存器/緩沖器。g 你知道那些常用邏輯電平?TTL與COMS電平可以直接互連嗎?2、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要,請(qǐng)問(wèn):a 你所知道的可編程邏輯器件有哪些?b 試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。3、設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件(如PROTEL進(jìn)行

9、設(shè)計(jì)(包括原理圖和PCB圖到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題?飛利浦-大唐筆試歸來(lái)1,用邏輯們和cmos電路實(shí)現(xiàn)ab cd2. 用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或3. 給了reg的setup,hold時(shí)間,求中間組合邏輯的delay范圍。4. 如何解決亞穩(wěn)態(tài)5. 用verilog/vhdl寫(xiě)一個(gè)fifo控制器6. 用verilog/vddl檢測(cè)stream中的特定字符串信威dsp軟件面試題1DSP和通用處理器在結(jié)構(gòu)上有什么不同,請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種DSP結(jié)構(gòu)圖2說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義(或者說(shuō)出他們的區(qū)別3說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?請(qǐng)寫(xiě)出【-8,7】的二進(jìn)制

10、補(bǔ)碼,和二進(jìn)制偏置碼。用Q15表示出0.5和-0.5揚(yáng)智電子筆試第一題:用mos管搭出一個(gè)二輸入與非門(mén)。第二題:集成電路前段設(shè)計(jì)流程,寫(xiě)出相關(guān)的工具。第三題:名詞IRQ,BIOS,USB,VHDL,SDR第四題:unix 命令cp -r, rm,uname第五題:用波形表示D觸發(fā)器的功能第六題:寫(xiě)異步D觸發(fā)器的verilog module第七題:What is PC Chipset?第八題:用傳輸門(mén)和倒向器搭一個(gè)邊沿觸發(fā)器第九題:畫(huà)狀態(tài)機(jī),接受1,2,5分錢(qián)的賣(mài)報(bào)機(jī),每份報(bào)紙5分錢(qián)。華為面題(硬件全都是幾本模電數(shù)電信號(hào)單片機(jī)題目1.用與非門(mén)等設(shè)計(jì)全加法器2.給出兩個(gè)門(mén)電路讓你分析異同3.名詞:

11、sram,ssram,sdram4.信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系5.信號(hào)與系統(tǒng):和4題差不多6.晶體振蕩器,好像是給出振蕩頻率讓你求周期(應(yīng)該是單片機(jī)的,12分之一周期.7.串行通信與同步通信異同,特點(diǎn),比較8.RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是?(負(fù)邏輯?9.延時(shí)問(wèn)題,判錯(cuò)10.史密斯特電路,求回差電壓11.VCO是什么,什么參數(shù)(壓控振蕩器?12. 用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖13. 什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)14. 用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)15.那種排序方法最快?(軟件用C語(yǔ)言寫(xiě)一個(gè)遞歸算法求N!;給一個(gè)C的函數(shù),關(guān)于字符串和數(shù)組,找出錯(cuò)誤;防火

12、墻是怎么實(shí)現(xiàn)的?你對(duì)哪方面編程熟悉?新太硬件面題(1d觸發(fā)器和d鎖存器的區(qū)別(2有源濾波器和無(wú)源濾波器的原理及區(qū)別(3sram,falsh memory,及dram的區(qū)別?(4iir,fir濾波器的異同(5冒泡排序的原理(6操作系統(tǒng)的功能(7學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)(8拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。IC設(shè)計(jì)基礎(chǔ)(流程、工藝、版圖、器件1、我們公司的產(chǎn)品是集成電路,請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí),列舉一些與集成電路相關(guān)的內(nèi)容2、FPGA和ASIC的概念,他們的區(qū)別。3、什么叫做OTP片(OTP(一次性可編程、掩膜片,兩者的區(qū)別何在?(仕蘭微面試題目4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾

13、種?(仕蘭微面試題目5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程7、IC設(shè)計(jì)前端到后端的流程和eda工具8、Asic的design flow(設(shè)計(jì)流程。(威盛VIA 2003.11.06 上海筆試試題9、集成電路前段設(shè)計(jì)流程,寫(xiě)出相關(guān)的工具。(揚(yáng)智電子筆試10、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程?(仕蘭微面試題目11、是否接觸過(guò)自動(dòng)布局布線?請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素?(仕蘭微面試題目12、描述你對(duì)集成電路工藝的認(rèn)識(shí)。(仕蘭微面試題目13、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么?(仕蘭微面試題目14、請(qǐng)描述一下國(guó)內(nèi)的工

14、藝現(xiàn)狀。(仕蘭微面試題目15、半導(dǎo)體工藝中,摻雜有哪幾種方式?(仕蘭微面試題目16、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果?17、解釋latch-up現(xiàn)象和Antenna effect和其預(yù)防措施.18、什么叫Latchup? 閂鎖效應(yīng),又稱寄生PNPN效應(yīng)或可控硅整流器( SCR, SiliconControlled Rectifier 效應(yīng)。(科廣試題19、什么叫窄溝效應(yīng)?20、什么是NMOS、PMOS、CMOS?什么是增強(qiáng)型、耗盡型?什么是PNP、NPN?他們有什么差別?(仕蘭微面試題目21、硅柵COMS工藝中N阱中做的是P管還是N管,N阱的阱電位的連接有什么要求?(仕蘭微面試

15、題目22、畫(huà)出CMOS晶體管的CROSS-OVER圖(應(yīng)該是縱剖面圖,給出所有可能的傳輸特性和轉(zhuǎn)移特性。(Infineon筆試試題23、以interver為例,寫(xiě)出N阱CMOS的process流程,并畫(huà)出剖面圖。(科廣試題24、Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛筆試題circuit design-beijing-03.11.0925、說(shuō)明mos一半工作在什么區(qū)。(凹凸的題目和面試26、畫(huà)p-bulk 的nmos截面圖。(凹凸的題目和面試27、寫(xiě)schematic note(?,越多

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論