緒論單元測(cè)試1【判斷題】(2分)保密性好是數(shù)字電子技術(shù)的特點(diǎn)A.錯(cuò)B.對(duì)2【判斷題】(2分)數(shù)電的抗干擾能力弱A.對(duì)B.錯(cuò)第一章測(cè)試1【單選題】(2分)一位十六進(jìn)制數(shù)的最大數(shù)是幾？A.15B.9C.2D.72【單選題】(2分)一位二進(jìn)制有幾個(gè)數(shù)？A.2B.16C.0D.13【單選題】(2分)一位二進(jìn)制有幾個(gè)數(shù)？A.4B.1C.2D.84【單選題】(2分)8位二進(jìn)制，一共可以表示多少個(gè)數(shù)？A.64B.8C.16D.2565【單選題】(2分)以下各個(gè)物理量是數(shù)字信號(hào)的是：A.電阻阻值B.用0和1表示的高低電平C.電流D.電壓6【單選題】(2分)某班共有30位同學(xué)，現(xiàn)在要給每位同學(xué)分配一組二進(jìn)制代碼。請(qǐng)問最少需要多少位的二進(jìn)制代碼？A.5B.10C.3D.167【判斷題】(2分)學(xué)生的學(xué)號(hào)是碼制，代表不同的學(xué)生。A.對(duì)B.錯(cuò)8【判斷題】(2分)余3碼是一種BCD碼A.對(duì)B.錯(cuò)9【判斷題】(2分)二進(jìn)制數(shù)運(yùn)算中，補(bǔ)碼的作用是將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算。A.對(duì)B.錯(cuò)10【判斷題】(2分)ASCII碼是一組7位二進(jìn)制代碼，用來表示數(shù)字、字母、各種符號(hào)和控制碼等。A.錯(cuò)B.對(duì)第二章測(cè)試1【單選題】(2分)邏輯代數(shù)中一共有多少種邏輯運(yùn)算？A.6B.3C.8D.52【多選題】(2分)邏輯函數(shù)的常用表示方法有A.邏輯表達(dá)式B.卡諾圖C.真值表D.邏輯電路圖3【單選題】(2分)邏輯函數(shù)的最小項(xiàng)之和形式是什么樣的表達(dá)式？A.或與表達(dá)式B.與或非表達(dá)式C.與非-與非表達(dá)式D.與或表達(dá)式4【單選題】(2分)卡諾圖主要用于化簡(jiǎn)多少個(gè)變量的邏輯表達(dá)式？A.3變量或4變量B.2變量C.5變量D.大于5變量5【單選題】(2分)與或表達(dá)式的最簡(jiǎn)標(biāo)準(zhǔn)是：A.邏輯運(yùn)算種類最少B.項(xiàng)數(shù)最少C.項(xiàng)數(shù)最少，且每項(xiàng)中的因字?jǐn)?shù)最少D.每項(xiàng)中的因字?jǐn)?shù)最少6【判斷題】(2分)任何一個(gè)邏輯函數(shù)都可以化成最小項(xiàng)之和的形式。A.錯(cuò)B.對(duì)7【判斷題】(2分)用卡諾圖化簡(jiǎn)邏輯函數(shù)，可以一步得出最簡(jiǎn)結(jié)果。A.對(duì)B.錯(cuò)8【判斷題】(2分)化簡(jiǎn)多輸出邏輯函數(shù)時(shí)，尋找并合理地利用共用項(xiàng)，有時(shí)可以得到更簡(jiǎn)單的化簡(jiǎn)結(jié)果。A.對(duì)B.錯(cuò)9【判斷題】(2分)邏輯函數(shù)中的無關(guān)項(xiàng)是指：在實(shí)際中不可能出現(xiàn)的項(xiàng)，或者無論取0還是取1對(duì)邏輯函數(shù)值沒有影響的項(xiàng)。A.對(duì)B.錯(cuò)10【判斷題】(2分)邏輯代數(shù)中的代入定理不會(huì)擴(kuò)展基本公式和常用公式的使用范圍。A.錯(cuò)B.對(duì)第三章測(cè)試1【多選題】(2分)說明下列各種門電路中，哪些可以將輸出端并聯(lián)使用（輸入端的狀態(tài)不一定相同）A.CMOS電路的三態(tài)輸出門；B.TTL電路的OC門；C.互補(bǔ)輸出結(jié)構(gòu)的CMOS門；D.具有推拉式輸出級(jí)的TTL電路；2【單選題】(2分)判斷N溝道增強(qiáng)型MOS管的導(dǎo)通條件是A.VGS>-∣VGS(th)p∣B.VGS<VGS(th)NC.VGS>VGS(th)ND.VGS<-∣VGS(th)p∣3【多選題】(2分)CMOS門電路的常見類型有：A.CMOS傳輸門B.互補(bǔ)輸出結(jié)構(gòu)的CMOS門C.CMOS電路的三態(tài)輸出門D.CMOD電路的OD門4【單選題】(2分)TTL門電路的輸入端懸空時(shí)，相當(dāng)于:A.不確定B.1C.0D.不允許5【單選題】(2分)和TTL電路相比，CMOS電路的最大優(yōu)點(diǎn)是：A.速度快B.功耗低C.可靠性高D.抗干擾能力強(qiáng)6【多選題】(2分)TTL與非門的多余輸入端應(yīng)如何處理？A.接電源VCCB.接地C.懸空D.接1或接0均可7【判斷題】(2分)在一個(gè)數(shù)字系統(tǒng)中，TTL電路和CMOS電路可以直接互相連接。A.錯(cuò)B.對(duì)8【判斷題】(2分)用高電平表示邏輯1狀態(tài)、用低電平表示邏輯0狀態(tài)，稱為正邏輯。A.錯(cuò)B.對(duì)9【判斷題】(2分)三態(tài)輸出門電路的三個(gè)輸出狀態(tài)分別是1、0、高阻抗。A.對(duì)B.錯(cuò)10【判斷題】(2分)可以將兩個(gè)互補(bǔ)輸出結(jié)構(gòu)的普通CMOS門電路輸出端并聯(lián)，接成線與結(jié)構(gòu)。A.錯(cuò)B.對(duì)第四章測(cè)試1【判斷題】(2分)用四選一數(shù)據(jù)選擇器，只能實(shí)現(xiàn)2變量的邏輯函數(shù)。A.對(duì)B.錯(cuò)2【判斷題】(2分)二進(jìn)制譯碼器輸出的特點(diǎn)是，有一個(gè)輸出與其他輸出不一樣A.對(duì)B.錯(cuò)3【判斷題】(2分)用八選一數(shù)據(jù)選擇器可以實(shí)現(xiàn)4變量的邏輯函數(shù)。A.錯(cuò)B.對(duì)4【判斷題】(2分)優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但它只對(duì)優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。A.對(duì)B.錯(cuò)5【判斷題】(2分)二-十進(jìn)制譯碼器74HC42具有拒絕偽碼的功能。A.錯(cuò)B.對(duì)6【判斷題】(2分)組合邏輯電路的分析是根據(jù)給定的邏輯電路圖，寫出輸出的表達(dá)式，列出真值表，得到電路的邏輯功能。A.對(duì)B.錯(cuò)7【多選題】(2分)可用于設(shè)計(jì)組合邏輯電路的常用組合邏輯模塊有:A.編碼器B.數(shù)值比較器C.數(shù)據(jù)選擇器D.譯碼器8【多選題】(2分)可采用哪些器件實(shí)現(xiàn)邏輯函數(shù)？A.常用的MSI組合邏輯模塊B.寄存器C.PLDD.門電路9【單選題】(2分)數(shù)據(jù)選擇器的作用是：A.從輸入端的數(shù)據(jù)選一個(gè)送到輸出B.輸入端輸入的是模擬量C.從輸入的模擬量中選一個(gè)送到輸出D.輸入端輸入數(shù)字量或者模擬量都可以10【多選題】(2分)組合邏輯電路中消除競(jìng)爭(zhēng)-冒險(xiǎn)的方法有A.加入移位寄存器電路B.接入濾波電容C.引入選通脈沖D.修改邏輯設(shè)計(jì)第五章測(cè)試第1部分總題數(shù):101【多選題】(2分)電路及其輸入輸出電壓波形如下圖所示，設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請(qǐng)指出a~e中的部分。（）A.e段B.a段C.c段D.b段E.d段2【判斷題】(2分)主從結(jié)構(gòu)的脈沖觸發(fā)器的狀態(tài)轉(zhuǎn)換圖描述的是其中“主觸發(fā)器”的狀態(tài)。A.錯(cuò)B.對(duì)3【判斷題】(2分)對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。A.對(duì)B.錯(cuò)4【單選題】(2分)在一個(gè)觸發(fā)脈沖內(nèi)，可以確定所存儲(chǔ)的數(shù)據(jù)Q只變化一次的是A.電平觸發(fā)的RS觸發(fā)器B.基本RS鎖存器C.主從RS觸發(fā)器5【多選題】(2分)由或非門組成的SR鎖存器及其輸入輸出電壓波形如下圖所示，請(qǐng)指出a~e中的部分。（）A.d段B.a段C.e段D.c段E.b段6【單選題】(2分)主從結(jié)構(gòu)SR觸發(fā)器及其輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請(qǐng)指出1~5中的部分。A.1B.2C.3D.5E.47【單選題】(2分)脈沖觸發(fā)SR觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請(qǐng)指出a~e中的部分。A.aB.bC.dD.eE.c8【單選題】(2分)脈沖觸發(fā)JK觸發(fā)器電路中，輸入輸出電壓波形如圖所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0。請(qǐng)指出a~e中的部分。A.cB.bC.eD.aE.d9【單選題】(2分)下圖中構(gòu)成的存儲(chǔ)系統(tǒng)采用了___擴(kuò)展方式A.字B.字和位C.位10【單選題】(2分)該存儲(chǔ)系統(tǒng)的容量為A.8k×8B.16k×8C.16k×4D.8k×16第六章測(cè)試1【單選題】(2分)一個(gè)4位二進(jìn)制加法計(jì)數(shù)器的起始值為1001，經(jīng)過100個(gè)時(shí)鐘脈沖后的值為（）A.1100B.1110C.1111D.11012【單選題】(2分)N個(gè)觸發(fā)器能構(gòu)成最大（）進(jìn)制的計(jì)數(shù)器A.2B.NC.N-1D.N+13【判斷題】(2分)三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101,4個(gè)脈沖之后它的狀態(tài)為001A.對(duì)B.錯(cuò)4【單選題】(2分)用移位寄存器產(chǎn)生1101010脈沖序列，至少需要（）位的移位寄存器.A.7B.5C.4D.65【單選題】(2分)分析下圖電路的邏輯功能。明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sa為_____A.10B.01C.11D.006【單選題】(2分)明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sb為_____A.00B.01C.10D.227【單選題】(2分)明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sc為_____A.00B.11C.10D.018【單選題】(2分)明確給出的狀態(tài)轉(zhuǎn)換圖的狀態(tài)編碼：Sd為_____A.11B.01C.00D.109【判斷題】(2分)該電路的類型是Mealy型A.對(duì)B.錯(cuò)10【單選題】(2分)該電路可用作____進(jìn)制計(jì)數(shù)器。A.6B.2C.3D.5第七章測(cè)試1【判斷題】(2分)若反相輸出的施密特觸發(fā)器輸入信號(hào)uI如下圖所示，請(qǐng)分析輸入VI在ab段時(shí)輸出VO為高電平A.對(duì)B.錯(cuò)2【判斷題】(2分)若反相輸出的施密特觸發(fā)器輸入信號(hào)uI如下圖所示，請(qǐng)分析輸入VI在cd段時(shí)輸出VO為低電平A.錯(cuò)B.對(duì)3【判斷題】(2分)在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號(hào)uI如圖所示。其中VDD=15V，VTH=7.5V請(qǐng)分析輸入VI在ab段時(shí)輸出VO為高電平A.錯(cuò)B.對(duì)4【判斷題】(2分)在下圖所示由CMOS電路組成的施密特觸發(fā)器，輸入信號(hào)uI如圖所示。其中VDD=15V，VTH=7.5V

輸入VI在bc段時(shí)輸出VO為低電平A.對(duì)B.錯(cuò)5【單選題】(2分)已知時(shí)鐘脈沖頻率為f，欲得到頻率為0.2f的脈沖信號(hào)，應(yīng)采用A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.五位二進(jìn)制計(jì)數(shù)器D.五進(jìn)制計(jì)數(shù)器6【單選題】(2分)多諧振蕩器可產(chǎn)生的波形是A.三角波B.鋸齒波C.矩形脈沖D.正弦波7【多選題】(2分)脈沖整形電路有A.單穩(wěn)態(tài)觸發(fā)器B.555定時(shí)器C.施密特觸發(fā)器D.多諧振蕩器8【單選題】(2分)在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF（1）為了得到占空比q=50％的輸出脈沖，R1與R2的比值為（）A.3:4B.4:3C.1:19【單選題】(2分)在下圖電路中，已知CMOS集成施密特觸發(fā)器的電源電壓VDD=10V，R=10K，C=0.01μF電路的振蕩頻率是_____A.5.4kHzB.6.54kHzC.1.35kHz10【單選題】(2分)分析下圖所示電路。（1）該電路是用555構(gòu)成的____電路。a.單穩(wěn)態(tài)觸發(fā)器b.多諧振蕩器c.施密特觸發(fā)器A.施密特觸發(fā)器B.多諧振蕩器C.555定時(shí)器D.單穩(wěn)態(tài)觸發(fā)器第八章測(cè)試1【多選題】(2分)常用的D/A轉(zhuǎn)換器的電路結(jié)構(gòu)類型有:A.權(quán)電阻網(wǎng)絡(luò)DACB.倒T型電網(wǎng)絡(luò)DACC.并聯(lián)比較型D.逐次逼近型2【判斷題】(2分)在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，逐次逼近型A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快。A.對(duì)B.錯(cuò)3【判斷題】(2分)在各種電路結(jié)構(gòu)類型的A/D轉(zhuǎn)換器中，雙積分A/D轉(zhuǎn)換器的穩(wěn)定性和抗干擾能力最好。A.錯(cuò)B.對(duì)4【判斷題】(2分)A/D轉(zhuǎn)換器的轉(zhuǎn)換精度由輸出二進(jìn)制或十進(jìn)制的位數(shù)決定。A.錯(cuò)B.對(duì)5【判斷題】(2分)A/D轉(zhuǎn)換器的轉(zhuǎn)換速度主要取決于轉(zhuǎn)換電路的類型。A.錯(cuò)B.對(duì)6【判斷題】(2分)權(quán)電阻網(wǎng)絡(luò)DAC和倒T型電阻網(wǎng)絡(luò)DAC的輸出電壓與輸入數(shù)字量的關(guān)系是：A.對(duì)B.錯(cuò)7【單選題】(2分)轉(zhuǎn)換時(shí)間與輸入電壓大小無關(guān)的ADC是A.計(jì)數(shù)型ADCB.逐次逼近型ADCC.V-F變換型ADCD.雙積分型ADC8【單選題】(2分)轉(zhuǎn)換速度最快的ADC是：A.并聯(lián)比較型ADCB.V-F變換型ADCC.其它類型ADCD.雙積分型ADC9【多選題】(2分)A/D轉(zhuǎn)換器的電路結(jié)構(gòu)類型主要有：A.逐次逼近型B.并聯(lián)比較型C.V-F變換性D.雙積分型10【多選題】(2分)影響D/A轉(zhuǎn)換器轉(zhuǎn)換精度的因素有哪些。A.參考電壓的波動(dòng)B.求和運(yùn)放的零點(diǎn)漂移C.模擬開關(guān)的導(dǎo)通內(nèi)阻和導(dǎo)通壓降D.電阻網(wǎng)絡(luò)中電阻值的偏差第九章測(cè)試1【單選題】(2分)可編程邏輯器件的基本特征在于：A.其邏輯功能可以由用戶編程設(shè)定B.通用性強(qiáng)C.可靠性好D.集成度高2【單選題】(2分)硬件描述語言的本質(zhì)是A.是一種新的軟件程序B.不確定C.執(zhí)行軟件程序D.進(jìn)行硬件連接，執(zhí)行硬件操作3【判斷題】(2分)PLD的基本特征是它的邏輯功能可以由用戶通過對(duì)器件編程來設(shè)定。A.錯(cuò)B.對(duì)4【判斷題】(2分)VerilogHDL中的行為描述方式是通過行為語句來描述電路要實(shí)現(xiàn)的功能，表示輸入與輸出間轉(zhuǎn)換的行為，不涉及具體結(jié)構(gòu)。A.對(duì)B.錯(cuò)5【判斷題】(2分)VerilogHDL中的結(jié)構(gòu)描述方式是將硬件電路描述成一個(gè)分級(jí)子模塊相互聯(lián)的結(jié)構(gòu)，通過對(duì)組成電路的各個(gè)子模塊間相互連接關(guān)系的描述來說明電路的組成。A.錯(cuò)B.對(duì)6【判斷題】(2分)線網(wǎng)型變量wire主要起信號(hào)間連接作用，用以構(gòu)成信號(hào)的傳遞或者形成組合邏輯，可以直接理解為連線。