第2章可編程邏輯器件2.1可編程邏輯器件概述2.2Altera公司的可編程邏輯器件2.3其他可編程邏輯器件

2.1可編程邏輯器件概述

可編程邏輯器件是指可以通過編制硬件描述程序?qū)崿F(xiàn)預(yù)定的邏輯功能的電子器件。FPGA(現(xiàn)場(chǎng)可編程門陣列)與CPLD(復(fù)雜可編程邏輯器件)是目前應(yīng)用較廣泛的兩種可編程邏輯器件，它們是在PAL和GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的。FPGA/CPLD的規(guī)模比PAL和GAL器件大得多，可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGA/CPLD實(shí)際上就是一個(gè)子系統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件，比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列。

CPLD通?；诔朔e項(xiàng)(product-term)技術(shù)，采用EEPROM(或Flash)工藝，如Altera公司的MAX系列、Lattice公司的大部分產(chǎn)品及Xilinx公司的XC9500系列，這種CPLD都支持ISP技術(shù)在線編程，也可用編程器編程，并且可以加密。FPGA通?；诓檎冶?LookUpTable，LUT)技術(shù)，采用SRAM工藝，如Altera公司的FLEX、ACEX、APEX系列和Xilinx公司的Spartan與Virtex系列。由于SRAM工藝的特點(diǎn)——掉電后數(shù)據(jù)會(huì)消失，因此調(diào)試期間可以用下載電纜配置FPGA/CPLD器件，調(diào)試完成后，需要將數(shù)據(jù)固化在一個(gè)專用的EEPROM中(用通用編程器燒寫)。上電時(shí)，由這片配置EEPROM先對(duì)FPGA/CPLD加載數(shù)據(jù)，十幾毫秒后，F(xiàn)PGA/CPLD即可正常工作(亦可由CPU配置FPGA/CPLD)。

對(duì)用戶而言，CPLD與FPGA的內(nèi)部結(jié)構(gòu)稍有不同，但用法一樣，所以多數(shù)情況下不加以區(qū)分。

1．FPGA/CPLD的優(yōu)點(diǎn)

FPG

A/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特點(diǎn)之外，還具有以下幾個(gè)優(yōu)點(diǎn)。

(1)芯片容量大。隨著超大規(guī)模集成電路(VeryLargeScaleIC，VLSI)工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個(gè)晶體管，F(xiàn)PGA/CPLD芯片的規(guī)模也越來越大，其單片邏輯門數(shù)已達(dá)到上百萬，所能實(shí)現(xiàn)的功能越來越強(qiáng)，同時(shí)還可以實(shí)現(xiàn)系統(tǒng)集成。

(2)質(zhì)量可靠。FPGA/CPLD芯片在出廠之前都做過測(cè)試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室里就可以通過相關(guān)的軟/硬件環(huán)境來完成芯片的最終功能設(shè)計(jì)。所以，F(xiàn)PGA/CPLD的資金投入少，節(jié)省了許多潛在的花費(fèi)。

(3)可重復(fù)使用。用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動(dòng)的情況下，用不同軟件實(shí)現(xiàn)不同的功能。因此，使用FPGA/CPLD試制樣片，能以最快的速度占領(lǐng)市場(chǎng)。FPGA/CPLD軟件包中有各種輸入工具、仿真工具、版圖設(shè)計(jì)工具及編程器等全線產(chǎn)品，使電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出FPGA/CPLD的優(yōu)勢(shì)。電路設(shè)計(jì)人員使用FPGA/CPLD進(jìn)行電路設(shè)計(jì)時(shí)，不需要具備專門的IC(集成電路)深層次的知識(shí)。FPGA/CPLD軟件易學(xué)易用，可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)，快速將產(chǎn)品推向市場(chǎng)。

2．FPGA的分類

FPGA的發(fā)展非常迅速，形成了各種不同的結(jié)構(gòu)。根據(jù)不同的分類方法，F(xiàn)PGA可分為多種類型。

(1)按邏輯功能塊的大小分類，F(xiàn)PGA可分為細(xì)粒度FPGA和粗粒度FPGA。細(xì)粒度FPGA的邏輯功能塊較小，資源可以充分利用，但連線和開關(guān)多，速度慢；粗粒度FPGA的邏輯功能塊規(guī)模大，功能強(qiáng)，但資源不能充分利用。

(2)按邏輯功能塊的結(jié)構(gòu)分類，F(xiàn)PGA可分為查找表結(jié)構(gòu)、多路開關(guān)結(jié)構(gòu)和多級(jí)與非門結(jié)構(gòu)。

(3)按內(nèi)部連線的結(jié)構(gòu)分類，??FPGA可分為分段互連型FPGA和連續(xù)互連型FPGA兩類。分段互連型FPGA中具有多種不同長度的金屬線段，各金屬線段之間通過開關(guān)矩陣或反熔絲編程連接，走線靈活方便，但走線延時(shí)無法預(yù)測(cè)；連續(xù)互連型FPGA利用相同長度的金屬線段，連接與距離遠(yuǎn)近無關(guān)，布線延時(shí)是固定的和可預(yù)測(cè)的。

(4)根據(jù)編程方式，F(xiàn)PGA可分為一次編程型FPGA和可重復(fù)編程型FPGA兩類。

一次編程型FPGA采用反熔絲(anti-fuse)技術(shù)，只能編程一次，因此產(chǎn)品初期開發(fā)過程比較麻煩，成本較高，但這類器件集成度高、布線能力強(qiáng)、阻抗低、寄生電容小、速度快、功耗低，此外還具有加密位、防拷貝、抗輻射、抗干擾、不需外接PROM或EPROM的特點(diǎn)，所以它在一些有特殊要求的領(lǐng)域(如軍事及航空航天)中運(yùn)用較多。Actel公司和Quicklogic公司提供此類產(chǎn)品。可重復(fù)編程型FPGA采用SRAM開關(guān)元件或快閃EPROM控制的開關(guān)元件，配置數(shù)據(jù)存儲(chǔ)在SRAM或快閃EPROM中。SRAM型FPGA的突出優(yōu)點(diǎn)是可反復(fù)編程，系統(tǒng)上電時(shí)，給FPGA加載不同的配置數(shù)據(jù)就可完成不同的硬件功能，甚至在系統(tǒng)運(yùn)行中改變配置，實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)?？扉WEPROM型FPGA具有非易失性和可重復(fù)編程的雙重優(yōu)點(diǎn)，但不能動(dòng)態(tài)重構(gòu)，功耗也較SRAM型FPGA高。

3．FPGA/CPLD的組成

概括地說，F(xiàn)PGA/CPLD器件均由邏輯陣列塊(LogicArrayBlock，LAB)、輸入/輸出塊(IOBlock，IOB)和可編程連線陣列(ProgrammableInterconnectArray，PIA)三部分組成。這三部分之間的結(jié)構(gòu)如圖2.1所示。?其中LAB構(gòu)成了PLD器件的邏輯組成核心，PIA控制LAB間的互連，IOB控制輸入/輸出與LAB之間的連接。圖2.1FPGA/CPLD的組成2.2Altera公司的可編程邏輯器件

FLEX(FlexibleLogicElementMatrix，靈活邏輯單元矩陣)系列器件采用查找表(LUT)結(jié)構(gòu)；MAX(MultipleArrayMatrix，多陣列矩陣)系列器件采用“與”可編程“或”固定的乘積項(xiàng)(product-term)結(jié)構(gòu)；APEX(AdVancedProgrammableElementMatrix，先進(jìn)可編程邏輯矩陣)系列器件采用查找表(LUT)和嵌入式寄存器結(jié)構(gòu)；ExcaliburTM系列的結(jié)構(gòu)特征是基于ARM和MIPS的硬核微處理器。每種系列器件針對(duì)不同的應(yīng)用，有其各自的特點(diǎn)。2.2.1MAX系列器件

1．MAX9000系列器件

MAX9000系列器件是基于Altera公司第三代MAX結(jié)構(gòu)的在線可編程、高密度和高性能的EPLD?(電可擦除可編程邏輯器件)，?它采用先進(jìn)的CMOSEEPROM工藝制造。?MAX9000系列器件把基于第二代MAX結(jié)構(gòu)的MAX7000的高效宏單元結(jié)構(gòu)與FLEX的高性能、延遲可預(yù)測(cè)的快速通道(Fast-Track)互連結(jié)構(gòu)結(jié)合在一起。MAX9000系列器件提供了6000～12000個(gè)可用門，引腳之間的延時(shí)為10ns，計(jì)數(shù)器速率可達(dá)144MHz。MAX9000系列器件的特性如表2.1所示。

MAX9000系列器件的結(jié)構(gòu)支持系統(tǒng)級(jí)邏輯函數(shù)的高密度集成。它容易將多種可編程邏輯器件集成，其范圍從PAL、GAL，一直到FPGA和EPLD。

2．MAX7000系列器件

MAX7000系列器件是Altera公司速度最快的高速可編程邏輯器件，它基于Altera公司第二代MAX乘積項(xiàng)結(jié)構(gòu)，是采用先進(jìn)的CMOSEEPROM工藝制造的EPLD，同時(shí)也是Altera公司銷量最大的PLD產(chǎn)品。MAX7000系列器件(包括MAX7000A、MAX7000E和MAX7000S)的集成度為600～10000個(gè)可用門，32～1024個(gè)宏單元，以及36～212個(gè)用戶I/O引腳。這些基于EEPROM的器件能夠提供快至4.5ns的組合傳輸延遲，16位計(jì)數(shù)器工作頻率可達(dá)192.3MHz。此外，MAX7000的輸入寄存器的建立時(shí)間非常短，能提供多個(gè)系統(tǒng)時(shí)鐘且有可編程的速度/功耗控制。MAX7000E是MAX7000系列的增強(qiáng)型，具有更高的集成度。MAX7000S器件也具有MAX7000E器件的增強(qiáng)特性，可通過工業(yè)標(biāo)準(zhǔn)四引腳JTAG接口實(shí)現(xiàn)在線可編程。

MAX7000器件通過嵌入IEEE標(biāo)準(zhǔn)1149.1(JTAG)接口支持3.3VISP，并具有高級(jí)引腳鎖定功能。這種器件具有節(jié)能模式，用戶可以將信號(hào)通路和整個(gè)器件定義為一個(gè)低功耗模式。因?yàn)榇蠖鄶?shù)邏輯應(yīng)用中只要求小部分邏輯門工作在最高頻率上，所以使用這一特性，可使器件整體能耗減少50%以上。

MAX7000器件還具有可編程壓擺率控制、六個(gè)引腳或邏輯驅(qū)動(dòng)輸出使能信號(hào)、快速建立時(shí)間輸入寄存器、多電壓I/O接口能力和擴(kuò)展乘積項(xiàng)分布可配置等結(jié)構(gòu)特性。

3．MAX5000系列器件

MAX5000系列器件是Altera公司的第一代MAX器件，廣泛應(yīng)用于需要高級(jí)組合邏輯的場(chǎng)合。這類器件集成度為600～3750個(gè)可用門、28～100個(gè)可用I/O引腳。基于EPROM的MAX5000器件的編程信息不易丟失，可用紫外線進(jìn)行擦除。由于該系列器件已成熟，加之Altera公司對(duì)其不斷改進(jìn)和采用更先進(jìn)的工藝，因此MAX5000器件每個(gè)宏單元的價(jià)格接近于大批量生產(chǎn)的ASIC和門陣列。

4．MAX3000A系列器件

MAX3000A系列器件是Altera公司1999年推出的3.3V低價(jià)格、高集成度的可編程邏輯器件，其結(jié)構(gòu)與MAX7000的基本一樣，集成度范圍為600～5000個(gè)可用門、32～512個(gè)宏單元、34～128個(gè)可用I/O引腳。這些基于EEPROM器件的組合傳輸延遲快至4.5ns，16位計(jì)數(shù)器的頻率可達(dá)192.3MHz。MAX3000A具有多個(gè)系統(tǒng)時(shí)鐘，還具有可編程的速度/功耗控制功能。MAX3000A器件提供JTAGBST回路和ISP支持，可通過工業(yè)標(biāo)準(zhǔn)四引腳JTAG接口實(shí)現(xiàn)在線編程。這些器件支持熱插拔和多電壓接口，其I/O接口與5.0V、3.3V和2.5V邏輯電平兼容。2.2.2FLEX系列器件

1．FLEX10K系列器件

由于FLEX10K具有高密度、低成本、低功率等特點(diǎn)，因此它已成為當(dāng)今Altera公司的PLD中應(yīng)用最廣泛的器件系列之一。FLEX10K的集成度已達(dá)到25萬門。FLEX10K能讓設(shè)計(jì)人員輕松地開發(fā)出集存儲(chǔ)器、數(shù)字信號(hào)處理器及特殊邏輯(包括32位多總線系統(tǒng))等強(qiáng)大功能于一身的芯片。到目前為止，Altera公司已經(jīng)推出了FLEX10K、FLEX10KA、FLEX10KV、FLEX10KE等分支系列器件。

FLEX10K的結(jié)構(gòu)類似于嵌入式門陣列，是門陣列市場(chǎng)中成長最快的器件。像標(biāo)準(zhǔn)門陣列一樣，嵌入式門陣列采用一般的門海(sea-of-gates)結(jié)構(gòu)實(shí)現(xiàn)普通邏輯，因此，在實(shí)現(xiàn)大的特殊邏輯時(shí)會(huì)有潛在死區(qū)。與標(biāo)準(zhǔn)門陣列相比，嵌入式門陣列通過在硅片中嵌入邏輯塊的方法來減少死區(qū)，提高速度。然而，典型的嵌入式宏功能模塊通常是不能改變的，這就限制了設(shè)計(jì)人員的選擇。相反，F(xiàn)LEX10K器件是可編程的，在調(diào)試時(shí)它允許設(shè)計(jì)人員全面控制嵌入式宏功能模塊和一般的邏輯，可以方便地反復(fù)修改設(shè)計(jì)。每個(gè)FLEX10K器件包含一個(gè)嵌入式陣列和一個(gè)邏輯陣列。嵌入式陣列用來實(shí)現(xiàn)各種存儲(chǔ)器及復(fù)雜的邏輯功能，如數(shù)字信號(hào)處理、微控制器、數(shù)據(jù)傳輸?shù)?。邏輯陣列用來?shí)現(xiàn)普通邏輯功能，如計(jì)數(shù)器、加法器、狀態(tài)機(jī)、多路選擇器等。嵌入式陣列和邏輯陣列結(jié)合而成的嵌入式門陣列的高性能和高密度特性，使得設(shè)計(jì)人員可在單個(gè)器件中實(shí)現(xiàn)一個(gè)完整的系統(tǒng)。

FLEX10K器件的配置通常是在系統(tǒng)上電時(shí)通過存儲(chǔ)于一個(gè)串行存儲(chǔ)器中的配置數(shù)據(jù)或者由系統(tǒng)控制器提供的配置數(shù)據(jù)來完成的。Altera公司提供EPC1、EPC2、EPC16和EPC1441等專用配置器件，配置數(shù)據(jù)也能從系統(tǒng)RAM和BitBlaster串行下載電纜或ByteBlasterMV并行下載電纜獲得。對(duì)于配置過的器件，可以通過重新復(fù)位器件、加載新數(shù)據(jù)的方法實(shí)現(xiàn)在線可配置(In-CircuitReconfigurability，ICR)。由于重新配置要求少于320ms，因此可在系統(tǒng)工作時(shí)實(shí)時(shí)改變配置。表2.2列出了常見的FLEX10K系列器件的性能。

2．FLEX8000系列器件

FLEX8000系列器件適合于需要大量寄存器和I/O引腳的應(yīng)用系統(tǒng)。該系列器件的集成度范圍為2500～16000個(gè)可用門，具有282～1500個(gè)寄存器以及78～208個(gè)用戶I/O引腳。FLEX8000能夠通過外部配置EPROM或智能控制器進(jìn)行在線配置，并提供了多電壓I/O接口，允許器件橋接在以不同電壓工作的系統(tǒng)中。這些特點(diǎn)及其高性能、可預(yù)測(cè)速度的互連方式，使該系列器件像基于乘積項(xiàng)結(jié)構(gòu)的器件一樣易于使用。此外，F(xiàn)LEX8000以SRAM為基礎(chǔ)，使其維持狀態(tài)的功耗很低，并且可進(jìn)行在線重新配置。上述特點(diǎn)使FLEX8000非常適合于PC的插卡、由電池供電的儀器以及多功能的電信卡之類的應(yīng)用。FLEX8000系列器件的性能如表2.3所示。2.2.3Cyclone系列器件

Cyclone系列器件是有史以來成本最低的FPGA，根據(jù)推出時(shí)間的不同，可分為Cyclone系列器件、CycloneⅡ系列器件和CycloneⅢ系列器件。

1．Cyclone系列器件

Cyclone系列器件是第一代產(chǎn)品，具有為消費(fèi)類、工業(yè)、器件、計(jì)算機(jī)和通信市場(chǎng)大批量成本敏感應(yīng)用優(yōu)化的特性。Cyclone系列器件采用了成本優(yōu)化的全銅1.5VSRAM工藝，容量為2910～20060個(gè)邏輯單元，內(nèi)部具有多達(dá)294912bit的嵌入RAM。

Cyclone系列器件支持多種單端I/O標(biāo)準(zhǔn)，?如LV’TTL、?LVCMOS、?PCI和SSTL-2/3，?具有一個(gè)簡(jiǎn)化的LVDS，支持多達(dá)129個(gè)通道，每個(gè)通道的吞吐量可達(dá)311Mb/s。Cyclone系列器件具有專用電路實(shí)現(xiàn)雙數(shù)據(jù)率(DDR)的SDRAM和FCRAM接口。Cyclone系列器件最多有兩個(gè)鎖相環(huán)(PLL)，共有6個(gè)輸出和層次化時(shí)鐘結(jié)構(gòu)，為復(fù)雜設(shè)計(jì)提供了強(qiáng)大的時(shí)鐘管理電路。Cyclone系列器件的性能如表2.4所示。

2．CycloneⅡ系列器件

CycloneⅡ系列器件是第二代的Cyclone系列FPGA，采用

90nm工藝生產(chǎn)，每個(gè)邏輯單元成本比Cyclone系列低30%，內(nèi)核電壓降為1.2V，大大降低了器件的功耗。器件集成了4608～

68416個(gè)邏輯單元，較第一代增加了數(shù)倍，可滿足復(fù)雜的應(yīng)用需要。

CycloneⅡ系列FPGA提供多達(dá)1.1Mb的嵌入式存儲(chǔ)器，可以配置為RAM、ROM、先入先出(FIFO)緩沖器以及單端口和雙端口等多種模式。

CycloneⅡ系列FPGA提供最多150個(gè)18bit?×?18bit乘法器，是低成本數(shù)字信號(hào)處理(DSP)應(yīng)用的理想方案。這些乘法器可用于實(shí)現(xiàn)通用DSP功能，如有限沖激響應(yīng)(FIR)濾波器、快速傅里葉變換、相關(guān)器、編/解碼器以及數(shù)控振蕩器(NCO)等。

CycloneⅡ系列FPGA支持高級(jí)外部存儲(chǔ)器接口，允許開發(fā)人員集成外部單倍數(shù)據(jù)速率(SDR)、雙倍數(shù)據(jù)速率(DDR)、167MHzDDR2SDRAM器件以及第二代四倍數(shù)據(jù)速率(QDRⅡ)SRAM器件，數(shù)據(jù)速率最高可達(dá)668Mb/s。CycloneⅡ系列器件提供差分信號(hào)支持，包括LVDS、RSDS、mini-LVDS、LVPECL、SSTL和HSTLI/O標(biāo)準(zhǔn)。LVDS標(biāo)準(zhǔn)支持接收端最高805Mb/s的數(shù)據(jù)速率，發(fā)送端最高622Mb/s的數(shù)據(jù)速率。

CycloneⅡ系列器件支持各種單端I/O標(biāo)準(zhǔn)，如當(dāng)前系統(tǒng)中常用的LVTTL、LVCMOS、SSTL、HSTL、PCI和PCI-X標(biāo)準(zhǔn)。CycloneⅡ系列器件支持串行總線和網(wǎng)絡(luò)接口(如PCI和PCI-X)，快速訪問外部存儲(chǔ)器件，同時(shí)還支持大量通信協(xié)議，包括以太網(wǎng)協(xié)議和通用接口。

CycloneⅡ系列器件支持最多4個(gè)可編程鎖相環(huán)(PLL)和最多16個(gè)全局時(shí)鐘線，提供強(qiáng)大的時(shí)鐘管理和頻率合成功能，使系統(tǒng)性能最大化。這些PLL提供的高級(jí)特性包括頻率合成、可編程占空比、外部時(shí)鐘輸出、可編程帶寬、輸入時(shí)鐘擴(kuò)頻、鎖定探測(cè)以及支持差分輸入/輸出時(shí)鐘信號(hào)。

CycloneⅡ系列器件的NiosⅡ嵌入式處理器降低了成本，提高了靈活性，給低成本分立式微處理器提供了一個(gè)理想的替代方案。

CycloneⅡ系列FPGA支持驅(qū)動(dòng)阻抗匹配和片內(nèi)串行終端匹配。片內(nèi)匹配消除了對(duì)外部電阻的需求，提高了信號(hào)完整性，簡(jiǎn)化了電路板設(shè)計(jì)。

CycloneⅡ系列FPGA通過外部電阻還可支持并行匹配和差分匹配。CycloneⅡ系列FPGA具有快速接通能力，上電后能夠迅速工作，是汽車等需要快速啟動(dòng)應(yīng)用的理想選擇。在器件訂購碼中以“A”表示具有較短上電復(fù)位(POR)時(shí)間的CycloneⅡ系列FPGA(如EP2C5A、EP2C8A、EP2C15A和EP2C20A)。

CycloneⅡ系列器件提供片內(nèi)熱插拔以及上電順序支持，以確保器件正確操作不依賴上電順序。該特性同時(shí)實(shí)現(xiàn)了上電之前和上電過程中對(duì)器件和三態(tài)I/O緩沖的保護(hù)。

CycloneⅡ系列器件的性能如表2.5所示。

3．Cyclone?Ⅲ?系列器件

Cyclone?Ⅲ?系列器件為第三代FPGA，采用65nmTSMC低功耗工藝制造，每個(gè)邏輯單元成本比Cyclone?ⅡFPGA低20%，?功耗比Cyclone?ⅡFPGA低50%。?器件集成了10320～119088個(gè)邏輯單元，較Cyclone?Ⅱ翻了一番。

Cyclone?Ⅲ?系列器件內(nèi)嵌了M9KRAM模塊，提供了多達(dá)4Mb的片內(nèi)存儲(chǔ)器，工作速度達(dá)到260MHz。

Cyclone?Ⅲ?系列FPGA支持高級(jí)外部存儲(chǔ)器接口，允許開發(fā)人員集成外部單倍數(shù)據(jù)速率(SDR)、雙倍數(shù)據(jù)速率(DDR)、200MHzDDR2SDRAM器件以及第二代四倍數(shù)據(jù)速率(QDRⅡ)SRAM器件。

Cyclone?Ⅲ?系列器件提供差分信號(hào)支持，包括LVDS、RSDS、mini-LVDS、LVPECL、SSTL和HSTLI/O標(biāo)準(zhǔn)，擁有專用LVDS輸出緩沖，LVDS標(biāo)準(zhǔn)支持接收端最高875Mb/s的數(shù)據(jù)速率，發(fā)送端最高840Mb/s的數(shù)據(jù)速率。

Cyclone?Ⅲ?系列器件支持最多達(dá)4個(gè)可編程鎖相環(huán)(PLL)和最多20個(gè)PLL輸出，擁有20個(gè)專用全局時(shí)鐘，提供強(qiáng)大的時(shí)鐘管理和頻率合成功能，使系統(tǒng)性能最大化。PLL之間可以級(jí)聯(lián)使用，還支持動(dòng)態(tài)配置。

Cyclone?Ⅲ?系列器件的性能如表2.6所示。2.2.4ACEX1K系列器件

ACEX系列器件將查找表(LUT)和EAB相結(jié)合，提供了效率最高而又廉價(jià)的結(jié)構(gòu)。基于LUT的邏輯對(duì)數(shù)據(jù)路徑管理、寄存器強(qiáng)度、數(shù)學(xué)計(jì)算或數(shù)字信號(hào)處理(DSP)的設(shè)計(jì)提供優(yōu)化的性能和效率，而EAB可實(shí)現(xiàn)RAM、ROM、雙口RAM或FIFO功能，這使得ACEX1K適用于實(shí)現(xiàn)復(fù)雜邏輯及存儲(chǔ)器功能(如數(shù)字信號(hào)處理、寬域數(shù)據(jù)路徑管理、數(shù)據(jù)變換和微處理器)等的各種高性能通信的應(yīng)用?；诳芍貥?gòu)CMOSSRAM單元，ACEX1K結(jié)構(gòu)具有實(shí)現(xiàn)一般門陣列宏功能需要的所有特征，相應(yīng)的多引腳數(shù)提供與系統(tǒng)元器件的有效接口。先進(jìn)的處理功能和2.5V低電壓要求，使得ACEX1K器件滿足廉價(jià)、高容量的應(yīng)用需要，如DSL調(diào)制解調(diào)器及低價(jià)的交換機(jī)。每個(gè)ACEX1K器件包含一個(gè)實(shí)現(xiàn)存儲(chǔ)器及特殊邏輯功能的增強(qiáng)型嵌入式存儲(chǔ)器陣列和一個(gè)實(shí)現(xiàn)一般邏輯的邏輯陣列。嵌入式存儲(chǔ)器陣列由一系列EAB組成，每個(gè)EAB提供4096bit存儲(chǔ)空間。邏輯陣列由邏輯陣列塊(LAB)組成，每個(gè)LAB包含8個(gè)邏輯單元(LE)和一個(gè)局部互連。一個(gè)LE由一個(gè)4輸入LUT、一個(gè)可編程觸發(fā)器和為了實(shí)現(xiàn)進(jìn)位及級(jí)聯(lián)功能的專用信號(hào)路徑組成。8個(gè)LE可以實(shí)現(xiàn)中規(guī)模的邏輯塊(如8位計(jì)數(shù)器、地址譯碼器或狀態(tài)機(jī))，或跨LAB進(jìn)行組合以建立更大的邏輯塊。每個(gè)LAB代表大約96個(gè)可用邏輯門。表2.7列出了ACEX1K系列器件的性能。2.2.5StratixTM系列器件

1．Stratix系列器件

Stratix系列器件是所有復(fù)雜設(shè)計(jì)的理想方案，它解決了高帶寬系統(tǒng)面臨的問題，具有無可匹敵的內(nèi)核性能、存儲(chǔ)容量和面市優(yōu)勢(shì)。Stratix系列器件也具有專用的時(shí)鐘管理和數(shù)字信號(hào)處理(DSP)應(yīng)用的功能，支持單端和差分I/O標(biāo)準(zhǔn)，還具有片內(nèi)終結(jié)和遠(yuǎn)程系統(tǒng)升級(jí)能力。Stratix系列器件應(yīng)用于具有多功能、高帶寬要求的系統(tǒng)，把可編程單芯片系統(tǒng)(SOPC)方案提升到了一個(gè)新的水平。

Stratix系列器件采用1.5V、0.13pm和全銅SRAM工藝制造，容量為10570～79040個(gè)邏輯單元，RAM位數(shù)多達(dá)7.4Mb。?Stratix系列器件具有多達(dá)28個(gè)DSP模塊和224個(gè)(9bit?×?9bit)嵌入式乘法器，可為需要高數(shù)據(jù)吞吐量的復(fù)雜的應(yīng)用進(jìn)行優(yōu)化。

Stratix系列器件也具有True-LVDSTM電路，支持LVDS、LVPECL、PCML和HyperTranport差分I/O電氣標(biāo)準(zhǔn)，還有高速通信接口，包括10GbEthernetXSBI、SFI-4、POS-PHYLevel4(SPI-4Phase2)、HyperTransport、RapidIO和UTOPIA?Ⅳ標(biāo)準(zhǔn)。Stratix系列器件也提供了完整的時(shí)鐘管理方案，具有層次化的結(jié)構(gòu)和多達(dá)9個(gè)鎖相環(huán)(PLL)。

表2.8列出了Stratix系列器件的特性。

2．StratixGX系列器件

StratixGX系列器件采用AlteraStratix體系，融合了FPGA體系和高性能的數(shù)千兆收發(fā)器技術(shù)。StratixGX系列器件具有多達(dá)20個(gè)全雙工收發(fā)器通道，每個(gè)通道的速率高達(dá)3.125Gb/s，滿足了高速背板和芯片間通信的需求。另外，StratixGX系列器件具有嵌入均衡電路，每個(gè)通道的功耗非常低，具有40英寸的FR4背板驅(qū)動(dòng)能力。StratixGX系列器件也提供了具有專用動(dòng)態(tài)相位調(diào)整(DPA)電路的源同步差分信號(hào)，工作速率可達(dá)1Gb/s。

StratixGX系列的FPGA器件采用1.5V、0.13μm和全銅SRAM工藝制造，容量為10570～41250個(gè)邏輯單元，具有3Mb的RAM。StratixGX系列器件支持LVDS、LVPECL、3.3VPCML和HyperTransport差分I/O電氣標(biāo)準(zhǔn)。這些器件支持幾種高速協(xié)議，包括10Gb以太網(wǎng)(XAUI和XSBI)、SONET/SDH、千兆以太網(wǎng)、InfiniBand、1G和2G光纖通道、串行RapidIO、SFI-5、SFI-4、POS-PHYLevel4(SPI-4Phase2)、HyperTranport、RapidIO、PCIExpress、SMPTE292M和UTOPIA?Ⅳ標(biāo)準(zhǔn)。StratixGX系列器件也具有層次化時(shí)鐘結(jié)構(gòu)和多達(dá)8個(gè)鎖相環(huán)(PLL)的完整時(shí)鐘管理方案，14個(gè)具有多達(dá)112(9bit?×?9bit)個(gè)嵌入式乘法器的DSP，并為需要大數(shù)據(jù)吞吐量的復(fù)雜應(yīng)用進(jìn)行優(yōu)化。StratixGX系列器件的性能如表2.9所示。

3．Stratix?Ⅱ系列器件

Stratix?Ⅱ系列的FPGA采用90nm技術(shù)構(gòu)建，能夠提供無與倫比的密度和邏輯效率。Stratix?Ⅱ系列器件相比于競(jìng)爭(zhēng)對(duì)手的FPGA產(chǎn)品多出5%的邏輯、50%的存儲(chǔ)器，DSP資源多出4倍，而用戶I/O多出21%。Stratix?Ⅱ系列器件適用于迫切需要在ASIC下單之前對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證的ASIC原型的應(yīng)用。

Stratix?Ⅱ系列的FPGA是創(chuàng)新邏輯體系結(jié)構(gòu)的產(chǎn)物，與前一代產(chǎn)品系列相比，其性能平均快50%，而邏輯占用降低25%。

Stratix?Ⅱ架構(gòu)是業(yè)界最快的FPGA架構(gòu)，在極其成功的Stratix架構(gòu)之上提供了先進(jìn)的功能，而且還具有新的邏輯結(jié)構(gòu)、帶動(dòng)態(tài)相位調(diào)整(DPA)電路的源同步信號(hào)的功能和采用配置比特流加密技術(shù)的設(shè)計(jì)安全技術(shù)。

Stratix?Ⅱ系列器件具有152個(gè)接收機(jī)和156個(gè)發(fā)送機(jī)通道，支持高達(dá)1Gb/s的數(shù)據(jù)傳送速率的源同步信號(hào)。

Stratix?Ⅱ系列器件具有嵌入DPA電路，消除了使用源同步信號(hào)技術(shù)長距離傳送信號(hào)時(shí)由偏移引發(fā)的相位對(duì)齊問題，從而簡(jiǎn)化了印刷電路板(PCB)布局。

Stratix?Ⅱ系列的FPGA支持高達(dá)1Gb/s的高速差分I/O信號(hào)，滿足新興接口包括LVDS、LVPECL和HyperTranspor標(biāo)準(zhǔn)的高性能需求。

Stratix?Ⅱ系列器件支持對(duì)系統(tǒng)需求很嚴(yán)格的大帶寬、單端I/O接口標(biāo)準(zhǔn)(SSTL、HSTL、PCI和PCI-X)的需求。

Stratix?Ⅱ系列器件支持多種高速接口標(biāo)準(zhǔn)(SPI-4.2、SFI-4、10?Gb以太網(wǎng)XSBI、HyperTransport、RapidIO、NPSI以及UTOPIAIV)，具有高度的靈活性和快速的面市時(shí)間。

Stratix?Ⅱ系列器件采用128b高級(jí)加密標(biāo)準(zhǔn)(AES)算法對(duì)配置比特流進(jìn)行加密，支持設(shè)計(jì)安全性。

Stratix?Ⅱ系列的FPGA中的TriMatrix存儲(chǔ)器具有多達(dá)9Mb的RAM。這種先進(jìn)的存儲(chǔ)結(jié)構(gòu)包括三種大小的嵌入存儲(chǔ)器塊——M512、M4K和M-RAM塊，可配置支持多種特性。

Stratix?Ⅱ系列器件提供先進(jìn)的外部存儲(chǔ)接口，允許設(shè)計(jì)者將外部大容量SRAM和DRAM器件集成到復(fù)雜系統(tǒng)設(shè)計(jì)中，而不會(huì)降低數(shù)據(jù)存取的性能。

Stratix?Ⅱ系列器件包括高性能的嵌入DSP塊，它能夠運(yùn)行在370MHz，并為DSP應(yīng)用進(jìn)行優(yōu)化。DSP塊消除了大計(jì)算量應(yīng)用中的性能瓶頸，提供了可預(yù)測(cè)和可靠的性能，這樣既節(jié)省了資源又不會(huì)損失性能。

Stratix?Ⅱ系列器件具有比DSP處理器更大的數(shù)據(jù)處理能力，實(shí)現(xiàn)最大的系統(tǒng)性能。

Stratix?Ⅱ系列器件提供了靈活實(shí)現(xiàn)的軟核處理器，它可以配置成不同的數(shù)據(jù)寬度和延遲。軟核處理器除了提供DSP塊外，還具有非常高的DSP吞吐量。

每個(gè)Stratix?Ⅱ系列器件具有多達(dá)16個(gè)高性能的低偏移全局時(shí)鐘，它可以用于高性能功能或全局控制信號(hào)。另外，每個(gè)區(qū)域8個(gè)本地(區(qū)域)時(shí)鐘將任何區(qū)域的時(shí)鐘總數(shù)增加至24個(gè)。這種高速時(shí)鐘網(wǎng)和充裕的PLL緊密配合，可確保最復(fù)雜的設(shè)計(jì)能夠運(yùn)行在優(yōu)化性能和最小偏移的時(shí)鐘下。

Stratix?Ⅱ系列器件具有多達(dá)12個(gè)可編程PLL，以及健全

的時(shí)鐘管理和頻率合成能力，可實(shí)現(xiàn)最大的系統(tǒng)性能。PLL具有高端功能，包括時(shí)鐘切換、PLL重配置、擴(kuò)頻時(shí)鐘、頻率綜合、可編程相位偏移、可編程延遲偏移、外部反饋和可編程帶寬。這些功能有助于設(shè)計(jì)者管理Stratix?Ⅱ系列器件內(nèi)外的系統(tǒng)時(shí)序。

Stratix?Ⅱ系列器件具有串行和差分片內(nèi)匹配，可使印刷電路板(PCB)所需的外部電阻數(shù)量最少，從而簡(jiǎn)化電路板布局。

Stratix?Ⅱ系列器件具有遠(yuǎn)程系統(tǒng)升級(jí)功能，允許無差錯(cuò)地從遠(yuǎn)程安全和可靠地升級(jí)系統(tǒng)。

Stratix?Ⅱ系列器件高級(jí)架構(gòu)的特性與Nios?Ⅱ嵌入處理器相結(jié)合具有無與倫比的處理能力，可滿足網(wǎng)絡(luò)、電信、DSP應(yīng)用、大容量存儲(chǔ)和其他高帶寬系統(tǒng)的需求。Stratix?Ⅱ系列器件改善了最新Nios?Ⅱ處理器的整體系統(tǒng)性能。

Stratix?Ⅱ系列器件的性能如表2.10所示。

4．Stratix?ⅡGX系列器件

Stratix?ⅡGX系列器件與Stratix?Ⅱ系列器件屬于同一代器件，Stratix?ⅡGX系列器件采用1.2V、90nm、SRAM工藝制造，密度范圍為33880～132540，具有6.7Mb的片內(nèi)RAM，數(shù)字信號(hào)處理(DSP)模塊提供的(18bit??×?18bit)嵌入式乘法器數(shù)量高達(dá)252個(gè)。

Stratix?ⅡGX系列的FPGA經(jīng)過特殊設(shè)計(jì)的體系結(jié)構(gòu)可滿足系統(tǒng)對(duì)電流和今后串行I/O應(yīng)用的全面要求。Stratix?ⅡGX系列器件將20個(gè)全雙工高性能多吉比特的收發(fā)器融合到FPGA體系結(jié)構(gòu)中，在StratixGX系列器件中，對(duì)收發(fā)器進(jìn)行了優(yōu)化，可提供低功耗解決方案，其發(fā)射器具有較低的抖動(dòng)產(chǎn)生以及最大500%的預(yù)加重，接收器具有優(yōu)異的抖動(dòng)容限以及最大17dB的均衡。收發(fā)器每通道在6.375Gb/s時(shí)，功耗為225mW；在3.125Gb/s時(shí)，功耗僅為125mW。

收發(fā)器支持以下的PCS模塊：PCIExpress、PIPE兼容PCS、CEI-6G-LR/SR、8b/10b編/解碼器、XAUI狀態(tài)機(jī)和通道綁定、千兆以太網(wǎng)狀態(tài)機(jī)、SONET、8b/10b和8/10/16/?20/32/40位接口(至FPGA邏輯)。除了高速收發(fā)器以外，Stratix?ⅡGX系列器件可提供76個(gè)源同步差分信號(hào)I/O引腳，帶有專用動(dòng)態(tài)相位對(duì)齊(DPA)電路，可工作在最大1Gb/s的速率下。I/O引腳還具有專用串化器/解串器(SERDES)電路，支持LVDS和HyperTransport差分I/O電氣標(biāo)準(zhǔn)，以及高速通信接口(包括萬兆以太網(wǎng)XSBI、SFI-4、PI-4.2、HyperTransport、RapidIO和UTOPIAIV標(biāo)準(zhǔn))。

Stratix?ⅡGX系列的FPGA具有8個(gè)鎖相環(huán)(PLL)和16個(gè)全局時(shí)鐘網(wǎng)絡(luò)，可提供含有多級(jí)時(shí)鐘結(jié)構(gòu)的完整時(shí)鐘管理解決方案。此外，Stratix?ⅡGX系列器件還具有設(shè)計(jì)安全、片內(nèi)匹配和遠(yuǎn)程系統(tǒng)升級(jí)能力。Stratix?ⅡGX系列器件的特性如表2.11所示。

5．Stratix?Ⅲ?系列器件

Stratix?Ⅲ?系列的FPGA器件是在Stratix?Ⅱ系列器件基礎(chǔ)上發(fā)展而來的，采用65nm工藝制造，并進(jìn)行了優(yōu)化。Stratix?Ⅲ系列器件的功耗比Stratix?Ⅱ系列器件的低50%，性能比Stratix?Ⅱ?系列的高性能FPGA提高了25%，容量是Stratix?Ⅱ系列的FPGA的兩倍。

Stratix?Ⅲ系列器件又可以分為兩種子系列，分別是Stratix?ⅢL系列和Stratix?ⅢE系列，其中Stratix?ⅢL系列器件主要針對(duì)邏輯較多的應(yīng)用場(chǎng)合，Stratix?ⅢE系列器件主要針對(duì)數(shù)字信號(hào)處理(DSP)和存儲(chǔ)器較多的應(yīng)用場(chǎng)合。

Stratix?Ⅲ?系列器件具有縱向移植能力，不僅在L和E型號(hào)內(nèi)部，而且在這兩種子型號(hào)之間都可以實(shí)現(xiàn)移植，在器件選擇上非常靈活。

Stratix?ⅢL系列器件的特性如表2.12所示。Stratix?ⅢE系列器件的特性如表2.13所示。

6．Stratix?Ⅳ(GX、E)系列器件

Altera公司的StratixⅣ系列器件分為StratixⅣGX和StratixⅣE兩種，?StratixⅣGX側(cè)重于通信收發(fā)器，而StratixⅣE是增強(qiáng)型。StratixⅣ(GX、E)系列器件采用40nm工藝制造，具有最高的密度、最佳的性能以及最低的功耗。借助40nm的優(yōu)勢(shì)以及成熟的收發(fā)器和存儲(chǔ)器接口技術(shù)，StratixⅣFPGA的系統(tǒng)帶寬達(dá)到了前所未有的水平，并具有優(yōu)異的信號(hào)完整性。StratixⅣ系列的FPGA有以下關(guān)鍵優(yōu)勢(shì)：

(1)高密度，具有681100個(gè)邏輯單元(LE)、22.9Mb嵌入式存儲(chǔ)器和1360個(gè)18?bit×18bit乘法器。

(2)高性能，具有兩個(gè)速率等級(jí)優(yōu)勢(shì)，以及業(yè)界最先進(jìn)的邏輯和布線體系結(jié)構(gòu)。

(3)前所未有的系統(tǒng)帶寬，具有8.5Gb/s的48個(gè)高速收發(fā)器，以及1067Mb/s(533MHz)DDR3存儲(chǔ)器接口。

(4)低功耗，在40nm優(yōu)勢(shì)和可編程功耗技術(shù)的支持下，比市場(chǎng)上的其他高端FPGA功耗低50%。

(5)?PCIExpress硬核知識(shí)產(chǎn)權(quán)(IP)Gen1(2.5Gb/s)和Gen2(5.0Gb/s)，4個(gè)×8模塊，實(shí)現(xiàn)了全端點(diǎn)或者根端口功能。

(6)優(yōu)異的信號(hào)完整性，能夠驅(qū)動(dòng)50英寸背板，速度達(dá)到6.375Gb/s，支持即插即用信號(hào)完整性。

(7)?StratixⅣ系列的FPGA適合無線通信、固網(wǎng)、軍事、廣播等高端數(shù)字應(yīng)用。

表2.14列出了StratixⅣGX系列器件的特性。表2.15列出了StratixⅣE系列器件的特性。2.2.6ArriaTMGX系列器件

ArriaTMGX系列的FPGA是Altera公司生產(chǎn)的帶有收發(fā)器的中端FPGA系列，是在Stratix?ⅡGXFPGA系列基礎(chǔ)上開發(fā)的，采用90nm工藝制造，使用相同的物理介質(zhì)附加(PMA)電路。其收發(fā)器速率高達(dá)3.125Gb/s，可以利用它來連接支持PCIExpress、千兆以太網(wǎng)、SerialRapidIO、SDI等協(xié)議的現(xiàn)有模塊和器件。表2.16列出了ArriaTMGXFPGA支持的協(xié)議。表2.17列出了ArriaTMGX系列器件的特性。2.2.7ExcaliburTM系列器件

Altera公司的ExcaliburTM是基于ARM*和MipSTM的嵌入式處理器PLD，該系列提供166MI/S及以上的處理能力，是一種可編程單芯片系統(tǒng)(SOPC)，集邏輯、存儲(chǔ)及嵌入式處理器于單片可編程邏輯器件之上。其中包含有Altera的軟核嵌入式處理器Nios，Nios是特別為可編程邏輯而開發(fā)的，可允許把多塊Nios嵌入式處理器放到單一器件上，為極苛求的應(yīng)用帶來更高的設(shè)計(jì)功率和最高的靈活性。2.3其他可編程邏輯器件

2.3.1Xilinx公司的器件產(chǎn)品

Xilinx公司成立于1984年，是FPGA的發(fā)明者。1999年Xilinx收購了Philips的PLD部門，成為了最大的可編程邏輯器件供應(yīng)商之一，總部位于美國加州圣約瑟。Xilinx公司的產(chǎn)品種類較全，其主流高密度PLD產(chǎn)品有屬于CPLD的XC9500、CoolRunner系列和屬于FPGA的Virtex5、Spartan、XC4000、XC3000及XC5200等系列。以下分別介紹Xilinx公司的FPGA和CPLD產(chǎn)品。

1．Virtex系列FPGA

Virtex系列器件是高速、高密度的FPGA，至今已有五代產(chǎn)品，分別是Virtex/E/EM系列、Virtex-II系列、Virtex-IIPro系列、Virtex4系列、Virtex5系列。

Virtex5系列是所有系列中最先進(jìn)的，采用65nmExpress-Fabric三柵極氧化層技術(shù)制造，使用了真正的6輸入LUT，將性能提升了兩個(gè)速度級(jí)別；550MHz時(shí)鐘技術(shù)能夠?qū)崿F(xiàn)靈活的控制，新型時(shí)鐘管理管道(ClockManagementTile)保證了低時(shí)鐘抖動(dòng)；具有100Mb/s～3.75Gb/s收發(fā)器、集成式接口模塊，內(nèi)置RocketIOGTX收發(fā)器，能實(shí)現(xiàn)靈活的SERDES和DFE接收均衡，達(dá)到150Mb/s～6.5Gb/s的傳輸速度性能。內(nèi)置有PCIe?和以太網(wǎng)支持的橋接協(xié)議，以及豐富的通過預(yù)驗(yàn)證的IP庫；采用ChipSync技術(shù)的1.25Gb/sSelectIO并行I/O，可以簡(jiǎn)化源同步接口；內(nèi)置550MHz、36KbBlockRAM/FIFO，具有誤差檢驗(yàn)與校正(ECC)功能；具有25?×?18個(gè)乘法器的550MHzDSP48ESlices，可以實(shí)現(xiàn)DSP加速；增強(qiáng)型配置電路，支持商用Flash存儲(chǔ)器，簡(jiǎn)化了系統(tǒng)重配置，還包含第五代設(shè)計(jì)安全，從而保護(hù)了知識(shí)產(chǎn)權(quán)；利用65nmExpressFabric技術(shù)和低功耗IP模塊將動(dòng)態(tài)功耗降低了35%。

2．Spartan-3系列器件

Spartan-3系列器件是第三代高容量的FPGA。它包含以下5個(gè)子系列：

Spartan-3ADSPFPGA：適用于DSP應(yīng)用；

Spartan-3ANFPGA：適用于非易失性應(yīng)用；

Spartan-3AFPGA：適用于I/O優(yōu)化應(yīng)用；

partan-3EFPGA：適用于邏輯優(yōu)化應(yīng)用；

Spartan-3FPGA：適用于最高密度和引腳數(shù)的應(yīng)用。

Spartan-3系列器件使用硬件功耗管理，支持休眠模式和待機(jī)模式，最多可以將功耗降低99%，獨(dú)特的DeviceDNA序列號(hào)有助于防止設(shè)計(jì)克隆、未授權(quán)過度構(gòu)建和反向工程，同時(shí)還有隱藏比特流功能，保護(hù)了設(shè)計(jì)者的知識(shí)產(chǎn)權(quán)。

Spartan-3器件集成了高達(dá)11Mb的用戶Flash，集成XtremeDSP?DSP48ASlice18bit?×?18bit、二進(jìn)制補(bǔ)碼乘法器，具有完全準(zhǔn)確的36位結(jié)果，符號(hào)可以擴(kuò)展到48位，內(nèi)置的預(yù)加法器可以為使用的每個(gè)DSP48A節(jié)省9個(gè)邏輯Slice，內(nèi)置高達(dá)520Kb的分布式SelectRAM?+存儲(chǔ)器和高達(dá)1.87Mb的嵌入式BlockRAM。

Spartan-3系列器件的單位CLB中包含4個(gè)Slice，2個(gè)用來實(shí)現(xiàn)存儲(chǔ)器功能，2個(gè)用來實(shí)現(xiàn)邏輯功能。每個(gè)CLB中包含一個(gè)16∶1的多路復(fù)用器。

Spartan-3系列器件內(nèi)置多達(dá)8個(gè)數(shù)字時(shí)鐘管理器(DCM)，可以很靈活地產(chǎn)生5～333MHz的頻率。

Spartan-3系列器件廣泛支持其他商用Flash存儲(chǔ)器配置FPGA，可以實(shí)現(xiàn)成本最低的配置。

3．XC9500系列CPLD

XC9500系列CPLD被廣泛地應(yīng)用于通信、網(wǎng)絡(luò)和計(jì)算機(jī)

等產(chǎn)品中。該系列器件采用快閃存儲(chǔ)技術(shù)(FastFlash)，比E2CMOS工藝的速度更快，功耗更低。目前，Xilinx公司的XC9500系列CPLD引腳到引腳的延時(shí)最低為4ns，宏單元數(shù)達(dá)到288