數(shù)字電子技術(shù)基礎(chǔ)（楊頌華）演講人：日期:CONTENTS目錄01數(shù)制與編碼原理02邏輯代數(shù)基礎(chǔ)03組合邏輯電路設(shè)計(jì)04時(shí)序邏輯電路實(shí)現(xiàn)05存儲(chǔ)器與可編程器件06數(shù)字系統(tǒng)實(shí)驗(yàn)應(yīng)用01數(shù)制與編碼原理二進(jìn)制及其運(yùn)算規(guī)則二進(jìn)制是計(jì)算機(jī)內(nèi)部使用的一種數(shù)制，它由0和1兩種數(shù)碼組成，逢二進(jìn)一。二進(jìn)制基本概念二進(jìn)制數(shù)的運(yùn)算遵循逢二進(jìn)一的原則，包括加法、減法、乘法和除法。二進(jìn)制運(yùn)算規(guī)則在計(jì)算機(jī)內(nèi)部，二進(jìn)制數(shù)通常采用原碼、反碼和補(bǔ)碼三種形式表示。二進(jìn)制數(shù)的表示方法位運(yùn)算包括按位與、按位或、按位異或、按位取反等操作。二進(jìn)制數(shù)的位運(yùn)算使用“除2取余法”，將十進(jìn)制數(shù)除以2，記錄余數(shù)，再將商繼續(xù)除以2，直到商為0，最后將余數(shù)逆序排列即可得到二進(jìn)制數(shù)。十進(jìn)制轉(zhuǎn)換為二進(jìn)制十六進(jìn)制與二進(jìn)制之間的相互轉(zhuǎn)換可以通過(guò)直接映射實(shí)現(xiàn)，因?yàn)槭M(jìn)制中的每一位可以用四位二進(jìn)制數(shù)表示。十六進(jìn)制與二進(jìn)制相互轉(zhuǎn)換將二進(jìn)制數(shù)按位權(quán)展開(kāi)，然后求和即可得到十進(jìn)制數(shù)。二進(jìn)制轉(zhuǎn)換為十進(jìn)制010302常用數(shù)制轉(zhuǎn)換方法其他進(jìn)制數(shù)制之間的轉(zhuǎn)換可以先將一種數(shù)制轉(zhuǎn)換為十進(jìn)制，然后再將十進(jìn)制轉(zhuǎn)換為另一種數(shù)制。其他進(jìn)制數(shù)制之間的轉(zhuǎn)換04BCD碼與可靠性編碼BCD碼基本概念BCD碼（Binary-CodedDecimal）是一種將十進(jìn)制數(shù)的每一位用四位二進(jìn)制數(shù)表示的編碼方式。BCD碼的分類(lèi)常見(jiàn)的BCD碼有有權(quán)碼和無(wú)權(quán)碼兩種，其中有權(quán)碼包括8421BCD碼、2421BCD碼等，無(wú)權(quán)碼包括余3碼、Gray碼等?？煽啃跃幋a為了提高數(shù)字系統(tǒng)在傳輸和存儲(chǔ)過(guò)程中的可靠性，需要使用一些可靠性編碼技術(shù)，如奇偶校驗(yàn)碼、循環(huán)冗余校驗(yàn)碼（CRC）等。這些編碼技術(shù)可以通過(guò)增加冗余信息來(lái)檢測(cè)和糾正數(shù)據(jù)傳輸過(guò)程中可能出現(xiàn)的錯(cuò)誤。BCD碼與可靠性編碼的應(yīng)用BCD碼在數(shù)字電路和計(jì)算機(jī)系統(tǒng)中廣泛應(yīng)用，如數(shù)碼顯示、鍵盤(pán)輸入等場(chǎng)景。而可靠性編碼則用于保證數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和完整性，在通信、存儲(chǔ)等領(lǐng)域發(fā)揮著重要作用。02邏輯代數(shù)基礎(chǔ)邏輯運(yùn)算基本定律交換律在邏輯運(yùn)算中，與運(yùn)算和或運(yùn)算都滿(mǎn)足交換律，即A·B=B·A，A+B=B+A。01結(jié)合律在邏輯運(yùn)算中，與運(yùn)算和或運(yùn)算都滿(mǎn)足結(jié)合律，即(A·B)·C=A·(B·C)，(A+B)+C=A+(B+C)。02分配律在邏輯運(yùn)算中，與運(yùn)算對(duì)或運(yùn)算滿(mǎn)足分配律，即A·(B+C)=A·B+A·C。03德摩根定律在邏輯運(yùn)算中，與運(yùn)算和或運(yùn)算之間滿(mǎn)足德摩根定律，即?(A·B)=?A+?B，?(A+B)=?A·?B。04邏輯函數(shù)化簡(jiǎn)技巧利用邏輯運(yùn)算的基本定律和規(guī)則，通過(guò)代數(shù)運(yùn)算將邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)形式。代數(shù)化簡(jiǎn)法卡諾圖化簡(jiǎn)法無(wú)關(guān)項(xiàng)化簡(jiǎn)法利用卡諾圖的可視化特性，通過(guò)合并相鄰的1格來(lái)化簡(jiǎn)邏輯函數(shù)。在不影響邏輯函數(shù)功能的前提下，通過(guò)增加或減少無(wú)關(guān)項(xiàng)（即不影響函數(shù)值的變量組合）來(lái)化簡(jiǎn)邏輯函數(shù)?？ㄖZ圖應(yīng)用規(guī)范根據(jù)邏輯函數(shù)的變量數(shù)，構(gòu)造出相應(yīng)的卡諾圖。構(gòu)造卡諾圖將邏輯函數(shù)的所有組合情況填入卡諾圖的相應(yīng)格中。填寫(xiě)卡諾圖根據(jù)卡諾圖的規(guī)則，圈定相鄰的1格，以便進(jìn)行合并。圈定相鄰1格根據(jù)圈定的相鄰1格，寫(xiě)出對(duì)應(yīng)的邏輯表達(dá)式，并化簡(jiǎn)為最簡(jiǎn)形式。寫(xiě)出最簡(jiǎn)表達(dá)式03組合邏輯電路設(shè)計(jì)電路分析與設(shè)計(jì)流程明確電路功能需求根據(jù)實(shí)際需求，確定組合邏輯電路的功能和輸入輸出關(guān)系。寫(xiě)出真值表列出所有可能的輸入組合及其對(duì)應(yīng)的輸出值。簡(jiǎn)化真值表根據(jù)邏輯運(yùn)算規(guī)律，簡(jiǎn)化真值表，減少邏輯運(yùn)算的復(fù)雜度。繪制電路圖根據(jù)簡(jiǎn)化后的真值表，選用合適的邏輯門(mén)電路，繪制出組合邏輯電路圖。常用組合邏輯器件功能與非門(mén)實(shí)現(xiàn)按位進(jìn)行先與后非的運(yùn)算，即先將輸入變量進(jìn)行“與”運(yùn)算，然后對(duì)結(jié)果進(jìn)行“非”運(yùn)算。01或非門(mén)實(shí)現(xiàn)按位進(jìn)行先或后非的運(yùn)算，即先將輸入變量進(jìn)行“或”運(yùn)算，然后對(duì)結(jié)果進(jìn)行“非”運(yùn)算。02異或門(mén)實(shí)現(xiàn)輸入變量不同則輸出為1，相同則輸出為0的邏輯功能。03三態(tài)門(mén)具有三種輸出狀態(tài)，即高電平、低電平和高阻態(tài)，用于多個(gè)輸出設(shè)備共享一條總線(xiàn)的場(chǎng)合。04競(jìng)爭(zhēng)冒險(xiǎn)消除策略修改邏輯設(shè)計(jì)通過(guò)增加冗余項(xiàng)或修改邏輯表達(dá)式，消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。選用合適器件在電路設(shè)計(jì)時(shí)，選用具有抗競(jìng)爭(zhēng)冒險(xiǎn)功能的邏輯器件，如加緩沖器的與非門(mén)、或非門(mén)等。增加選通控制信號(hào)在電路輸出端增加選通控制信號(hào)，只有當(dāng)選通信號(hào)有效時(shí)，才允許輸出端信號(hào)進(jìn)行傳輸，從而消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。04時(shí)序邏輯電路實(shí)現(xiàn)觸發(fā)器工作原理分類(lèi)基本觸發(fā)器包括RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等，具有置0、置1和保持等基本功能。01主從觸發(fā)器由兩個(gè)或多個(gè)同步觸發(fā)器構(gòu)成，通過(guò)控制時(shí)鐘信號(hào)實(shí)現(xiàn)主從觸發(fā)器之間的協(xié)調(diào)工作。02邊沿觸發(fā)器在時(shí)鐘信號(hào)的上升沿或下降沿觸發(fā)，具有觸發(fā)翻轉(zhuǎn)和保持狀態(tài)的特性。03脈沖觸發(fā)器在輸入脈沖的作用下觸發(fā)翻轉(zhuǎn)，不受時(shí)鐘信號(hào)控制，常用于異步時(shí)序電路。04通過(guò)畫(huà)出時(shí)序電路的輸入、輸出波形，分析各信號(hào)之間的時(shí)間關(guān)系和邏輯關(guān)系，從而確定電路的功能和性能。時(shí)序波形分析法將時(shí)序電路的狀態(tài)轉(zhuǎn)換關(guān)系用卡諾圖表示，通過(guò)卡諾圖的化簡(jiǎn)和合并，得到簡(jiǎn)化的狀態(tài)方程和輸出方程?？ㄖZ圖分析法通過(guò)列出時(shí)序電路的狀態(tài)表，分析狀態(tài)之間的轉(zhuǎn)換關(guān)系，從而確定電路的功能和性能。狀態(tài)表分析法010302同步時(shí)序電路分析方法利用布爾代數(shù)和代數(shù)運(yùn)算對(duì)時(shí)序電路的狀態(tài)方程和輸出方程進(jìn)行化簡(jiǎn)和求解，從而確定電路的功能和性能。代數(shù)分析法04計(jì)數(shù)器設(shè)計(jì)典型案例同步二進(jìn)制計(jì)數(shù)器由多個(gè)JK觸發(fā)器或D觸發(fā)器構(gòu)成，按照二進(jìn)制規(guī)律進(jìn)行計(jì)數(shù)，具有結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)的特點(diǎn)。同步十進(jìn)制計(jì)數(shù)器由多個(gè)JK觸發(fā)器或D觸發(fā)器構(gòu)成，通過(guò)特定的連接方式和預(yù)置輸入，實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)功能，廣泛應(yīng)用于數(shù)字系統(tǒng)中?？赡嬗?jì)數(shù)器通過(guò)控制信號(hào)實(shí)現(xiàn)加計(jì)數(shù)和減計(jì)數(shù)的可逆計(jì)數(shù)功能，常用于數(shù)字系統(tǒng)中的計(jì)數(shù)、分頻和定時(shí)等應(yīng)用。分頻器利用計(jì)數(shù)器進(jìn)行分頻，將輸入的高頻信號(hào)分頻為低頻信號(hào)，常用于時(shí)鐘信號(hào)的產(chǎn)生和頻率的調(diào)整。05存儲(chǔ)器與可編程器件隨機(jī)存取存儲(chǔ)器，可讀可寫(xiě)，但斷電后數(shù)據(jù)會(huì)丟失；具有高速的存取速度，常用于緩存和主存儲(chǔ)器。RAM只讀存儲(chǔ)器，數(shù)據(jù)在制造時(shí)即被寫(xiě)入，斷電后數(shù)據(jù)依然保留；常用于存儲(chǔ)固定程序和開(kāi)機(jī)自檢信息。ROMRAM/ROM結(jié)構(gòu)特性對(duì)比123存儲(chǔ)器擴(kuò)展實(shí)現(xiàn)方式存儲(chǔ)器擴(kuò)展通過(guò)增加存儲(chǔ)單元數(shù)量來(lái)擴(kuò)大存儲(chǔ)容量，常見(jiàn)的方法有增加存儲(chǔ)器芯片、采用更高密度的存儲(chǔ)器芯片等。存儲(chǔ)器映射通過(guò)調(diào)整存儲(chǔ)器地址空間，將不同的存儲(chǔ)單元映射到同一地址空間，從而實(shí)現(xiàn)存儲(chǔ)容量的擴(kuò)展。虛擬存儲(chǔ)利用硬盤(pán)等外部存儲(chǔ)設(shè)備作為虛擬內(nèi)存，當(dāng)主存容量不足時(shí)，將不常用的數(shù)據(jù)轉(zhuǎn)移到外部存儲(chǔ)設(shè)備中，以擴(kuò)展內(nèi)存容量。PLD器件開(kāi)發(fā)流程設(shè)計(jì)輸入使用硬件描述語(yǔ)言（HDL）或原理圖輸入設(shè)計(jì)電路。綜合將設(shè)計(jì)輸入轉(zhuǎn)化為PLD內(nèi)部邏輯單元的連接關(guān)系，并進(jìn)行邏輯優(yōu)化。編程與驗(yàn)證將綜合后的邏輯配置到PLD芯片中，并進(jìn)行功能驗(yàn)證和時(shí)序分析。器件封裝與測(cè)試將編程后的PLD芯片封裝到實(shí)際電路中，并進(jìn)行測(cè)試以確保其功能和性能滿(mǎn)足設(shè)計(jì)要求。06數(shù)字系統(tǒng)實(shí)驗(yàn)應(yīng)用實(shí)驗(yàn)室安全了解實(shí)驗(yàn)室安全規(guī)定，熟悉緊急情況下的應(yīng)急處理流程。實(shí)驗(yàn)設(shè)備使用掌握數(shù)字電子技術(shù)實(shí)驗(yàn)所需的基礎(chǔ)設(shè)備使用方法，如示波器、信號(hào)源、邏輯分析儀等。實(shí)驗(yàn)原理理解深入理解實(shí)驗(yàn)原理，明確實(shí)驗(yàn)?zāi)康暮皖A(yù)期結(jié)果，能夠獨(dú)立完成實(shí)驗(yàn)設(shè)計(jì)和調(diào)試。基礎(chǔ)實(shí)驗(yàn)操作規(guī)范EDA仿真工具使用要點(diǎn)熟練掌握EDA仿真工具的操作界面和功能，如原理圖編輯、仿真設(shè)置、波形分析等。仿真軟件操作了解并掌握常用的仿真模型庫(kù)，如元件庫(kù)、模型庫(kù)等，能夠正確調(diào)用和配置仿真模型。仿真模型庫(kù)能夠根據(jù)仿真結(jié)果分析電路