重慶電子工程職業(yè)學(xué)院14.5VHDL描述風(fēng)格

在VHDL語言中，結(jié)構(gòu)體對于相同的邏輯功能可以采用不同的描述方法或?qū)崿F(xiàn)方法，稱為VHDL的硬件描述風(fēng)格。VHDL語言通常有3中不同的描述風(fēng)格：即行為描述（BehavioralDescription）、數(shù)據(jù)流描述（DataflowDescription）和結(jié)構(gòu)描述（StructuralDescription）。4.5.1行為描述表4-8全加器真值表ainbincinsumco0000000110010100110110010101011100111111重慶電子工程職業(yè)學(xué)院24.5VHDL描述風(fēng)格CASEdataISWHEN"000"=>sum<='0';co<='0';WHEN"001"=>sum<='1';co<='0';WHEN"010"=>sum<='1';co<='0';WHEN"011"=>sum<='0';co<='1';WHEN"100"=>sum<='1';co<='0';WHEN"101"=>sum<='0';co<='1';WHEN"110"=>sum<='0';co<='1';WHEN"111"=>sum<='1';co<='1';WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDbehav;

LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfadderISPORT(ain,bin,cin:INSTD_LOGIC;

co,sum:OUTSTD_LOGIC);ENDfadder;ARCHITECTURErtlOFfadderISSIGNALdata:STD_LOGIC_VECTOR(3DOWNTO0);BEGINdata<=ain&bin&cin;PROCESS(data)BEGIN重慶電子工程職業(yè)學(xué)院34.5VHDL描述風(fēng)格圖4-6采用行為描述方式的全加器RTL網(wǎng)表4.5.2數(shù)據(jù)流描述圖4-7采用數(shù)據(jù)流描述方式的全加器RTL網(wǎng)表【例4-42】:采用數(shù)據(jù)流描述風(fēng)格設(shè)計的一位全加法器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfadder1ISPORT(ain,bin,cin:INSTD_LOGIC;co,sum:OUTSTD_LOGIC);ENDfadder1;

重慶電子工程職業(yè)學(xué)院44.5VHDL描述風(fēng)格ARCHITECTURERTLOFfadder1ISBEGINsum<=ainXORbinXORcin;co<=((ainXORbin)ANDcin)OR(ainANDbin);ENDRTL;重慶電子工程職業(yè)學(xué)院54.5VHDL描述風(fēng)格使用數(shù)據(jù)流描述方式需要注意的幾個問題：⑴禁止在同一個進程中存在對兩個寄存器的描述，如例4-43所示?！纠?-43】：數(shù)據(jù)流描述注意1PROCESS(clk1,clk2)BEGINIFclk1'EVENTANDclk1='1'THENy<=a;ENDIF;IFclk2'EVENTANDclk2='1'THENy<=b;ENDIF;ENDPROCESS;

重慶電子工程職業(yè)學(xué)院64.5VHDL描述風(fēng)格⑵禁止使用IF語句中的ELSE，如例4-44所示：【例4-44】：數(shù)據(jù)流描述注意2PROCESS(clk)BEGINIFclk'EVENTANDclk='1'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;

重慶電子工程職業(yè)學(xué)院74.5VHDL描述風(fēng)格⑶寄存器描述中必須代入信號值。4.5.3結(jié)構(gòu)描述圖4-8全加器原理圖重慶電子工程職業(yè)學(xué)院84.5VHDL描述風(fēng)格【例4-45】：采用結(jié)構(gòu)描述風(fēng)格實現(xiàn)的一位全加器LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYfadder2ISPORT(ain,bin,cin:INSTD_LOGIC;co,sum:OUTSTD_LOGIC);ENDfadder2;

ARCHITECTUREstruOFfadder2ISSIGNALt0,t1,t2:STD_LOGIC;BEGINt