《FPGA應(yīng)用技術(shù)及實(shí)踐》電子教案學(xué)習(xí)情境六實(shí)用狀態(tài)機(jī)設(shè)計(jì)設(shè)計(jì)任務(wù)一任務(wù)二任務(wù)三任務(wù)四有限狀態(tài)機(jī)設(shè)計(jì)簡(jiǎn)介（2課時(shí)）Moore型有限狀態(tài)機(jī)設(shè)計(jì)（1課時(shí)）Mealy型有限狀態(tài)機(jī)設(shè)計(jì)（1課時(shí)）狀態(tài)編碼和非法狀態(tài)處理（1課時(shí)）學(xué)習(xí)情境學(xué)習(xí)情境六實(shí)用狀態(tài)機(jī)設(shè)計(jì)教學(xué)任務(wù)任務(wù)四狀態(tài)編碼和非法狀態(tài)處理學(xué)時(shí)1教學(xué)目標(biāo)專(zhuān)業(yè)能力：學(xué)習(xí)狀態(tài)機(jī)中狀態(tài)編碼的方法了解非法狀態(tài)的處理方法方法能力：善于觀察，主動(dòng)學(xué)習(xí)信息收集、歸納能力實(shí)踐動(dòng)手能力社會(huì)能力：具有與人協(xié)作、團(tuán)隊(duì)工作的能力具有吃苦耐勞的品質(zhì)語(yǔ)言表達(dá)能力教學(xué)內(nèi)容狀態(tài)編碼非法狀態(tài)處理重點(diǎn)狀態(tài)編碼非法狀態(tài)處理難點(diǎn)非法狀態(tài)處理教學(xué)設(shè)計(jì)教學(xué)方法演示法、案例教學(xué)法、現(xiàn)場(chǎng)觀摩法教學(xué)場(chǎng)所與條件FPGA實(shí)訓(xùn)基地、多媒體教室階段行為步驟（內(nèi)容）教學(xué)手段時(shí)間資訊明確任務(wù)，收集狀態(tài)機(jī)設(shè)計(jì)時(shí)狀態(tài)編碼和非法狀態(tài)處理的相關(guān)資料問(wèn)題導(dǎo)向法5計(jì)劃制定學(xué)習(xí)計(jì)劃和具體實(shí)施方法小組討論法、確定該項(xiàng)目工作計(jì)劃5決策分組展示初步方案，相互討論、修改方案；教師分析、答疑；根據(jù)學(xué)生、教師共同點(diǎn)評(píng)，修訂、確定最終方案集中討論講授法5實(shí)施對(duì)學(xué)生分組，學(xué)習(xí)狀態(tài)機(jī)設(shè)計(jì)時(shí)狀態(tài)的編碼方法和非法狀態(tài)的處理方法教師演示講解學(xué)生自主完成15檢查檢查任務(wù)的完成情況，分析不足學(xué)生自主完成5評(píng)價(jià)匯報(bào)學(xué)習(xí)、工作心得；對(duì)任務(wù)完成情況，進(jìn)行自我評(píng)價(jià)與教師評(píng)價(jià)學(xué)生自評(píng)、小組互評(píng)、教師評(píng)價(jià)5學(xué)習(xí)情境六：實(shí)用狀態(tài)機(jī)設(shè)計(jì)任務(wù)四：狀態(tài)編碼和非法狀態(tài)處理教學(xué)方案一、資訊明確任務(wù)，收集狀態(tài)機(jī)設(shè)計(jì)時(shí)狀態(tài)編碼和非法狀態(tài)處理的相關(guān)資料。問(wèn)題引領(lǐng)：學(xué)生通過(guò)查閱資料、網(wǎng)絡(luò)、視頻等途徑獲取以下信息：1、狀態(tài)機(jī)中狀態(tài)編碼的方法有幾種，各有何特點(diǎn)？2、什么叫做非法狀態(tài)？3、如何處理非法狀態(tài)？二、計(jì)劃分組討論引導(dǎo)問(wèn)題，制定學(xué)習(xí)計(jì)劃，討論設(shè)計(jì)重點(diǎn)、難點(diǎn)與實(shí)施方案。三、決策（1）分組展示初步方案，教師講解相關(guān)知識(shí)點(diǎn)，相互討論、修改方案；（2）根據(jù)學(xué)生、教師的點(diǎn)評(píng)，修訂、確定最終生產(chǎn)方案。教師講授：審閱學(xué)生制定的初步表達(dá)方案，分析學(xué)生對(duì)基本知識(shí)掌握程度，以確定講授新知識(shí)點(diǎn)的范圍和重點(diǎn)。項(xiàng)目一狀態(tài)編碼在狀態(tài)機(jī)的設(shè)計(jì)中，用文字符號(hào)定義各狀態(tài)變量的狀態(tài)機(jī)稱(chēng)為符號(hào)化狀態(tài)機(jī)，其狀態(tài)變量的具體編碼由VHDL綜合器根據(jù)具體情況確定。狀態(tài)機(jī)的狀態(tài)編碼可以人為控制，也可由綜合器自動(dòng)對(duì)編碼方式進(jìn)行選擇。1、狀態(tài)位直接輸出型編碼該類(lèi)編碼方式最典型的應(yīng)用實(shí)例就是計(jì)數(shù)器。計(jì)數(shù)器本質(zhì)上是一個(gè)主控時(shí)序進(jìn)程與一個(gè)主控組合進(jìn)程合二為一的狀態(tài)機(jī)，它的輸出就是各狀態(tài)的狀態(tài)碼。將狀態(tài)編碼直接輸出作為控制信號(hào)，要求對(duì)狀態(tài)機(jī)各狀態(tài)的編碼做特殊的選擇，以適應(yīng)控制對(duì)象的要求。上表是一個(gè)用于設(shè)計(jì)控制0809采樣的狀態(tài)機(jī)的狀態(tài)編碼表，這是根據(jù)0809邏輯控制時(shí)序編出的，其中B是標(biāo)志信號(hào)，用于區(qū)別狀態(tài)st0和st2。這個(gè)狀態(tài)機(jī)由一個(gè)狀態(tài)組成，從狀態(tài)st0到st4各狀態(tài)的編碼分別為00000、11000、00001、00100、00110。每一位的編碼值都賦予了實(shí)際的控制功能，即START=current_state(4)；ALE=current_state(3)；OE=current_state(2)；LOCK=current_state(1)；根據(jù)狀態(tài)編碼表給出的狀態(tài)機(jī)，程序如例6-7所示。例6-7LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYAD0809ISPORT(D:INSTD_LOGIC_VECTOR(7DOWNTO0);CLK,EOC:INSTD_LOGIC;ALE,START,OE,ADDA:OUTSTD_LOGIC;c_state:OUTSTD_LOGIC_VECTOR(4DOWNTO0);Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDAD0809;ARCHITECTUREbehavOFAD0809ISSIGNALcurrent_state,next_state:STD_LOGIC_VECTOR(4DOWNTO0);CONSTANTst0:STD_LOGIC_VECTOR(4DOWNTO0):="00000";CONSTANTst1:STD_LOGIC_VECTOR(4DOWNTO0):="11000";CONSTANTst2:STD_LOGIC_VECTOR(4DOWNTO0):="00001";CONSTANTst3:STD_LOGIC_VECTOR(4DOWNTO0):="00100";CONSTANTst4:STD_LOGIC_VECTOR(4DOWNTO0):="00110";SIGNALREGL:STD_LOGIC_VECTOR(7DOWNTO0);SIGNALLOCK:STD_LOGIC;BEGINADDA<='1';Q<=REGL;START<=current_state(4);ALE<=current_state(3);OE<=current_state(2);LOCK<=current_state(1);c_state<=current_state;COM:PROCESS(current_state,EOC)BEGIN--規(guī)定各狀態(tài)轉(zhuǎn)換方式CASEcurrent_stateISWHENst0=>next_state<=st1;--0809初始化WHENst1=>next_state<=st2;--啟動(dòng)采樣WHENst2=>IF(EOC='1')THENnext_state<=st3;--EOC=1表明轉(zhuǎn)換結(jié)束ELSEnext_state<=st2;--轉(zhuǎn)換未結(jié)束，繼續(xù)等待ENDIF;WHENst3=>next_state<=st4;--開(kāi)啟OE,輸出轉(zhuǎn)換好的數(shù)據(jù)WHENst4=>next_state<=st0;WHENOTHERS=>next_state<=st0;ENDCASE;ENDPROCESSCOM;REG:PROCESS(CLK)BEGINIF(CLK'EVENTANDCLK='1')THENcurrent_state<=next_state;ENDIF;ENDPROCESSREG;--由信號(hào)current_state將當(dāng)前狀態(tài)值帶出此進(jìn)程:REGLATCH1:PROCESS(LOCK)--此進(jìn)程中，在LOCK的上升沿，將轉(zhuǎn)換好的數(shù)據(jù)鎖入BEGINIFLOCK='1'ANDLOCK'EVENTTHENREGL<=D;ENDIF;ENDPROCESSLATCH1;ENDbehav;其工作時(shí)序圖如下所示：狀態(tài)位直接輸出型編碼方式的狀態(tài)機(jī)的優(yōu)點(diǎn)是輸出速度快，沒(méi)有毛刺現(xiàn)象；缺點(diǎn)是程序可讀性差，用于狀態(tài)譯碼的組合邏輯資源比其他以相同觸發(fā)器數(shù)量構(gòu)成的狀態(tài)機(jī)多，而且難以有效地控制非法狀態(tài)的出現(xiàn)。2、順序編碼順序編碼方式最為簡(jiǎn)單，且使用的觸發(fā)器數(shù)量最少，剩余的非法狀態(tài)最少，容錯(cuò)技術(shù)最簡(jiǎn)單。其狀態(tài)編碼方式如下表所示。例6-8SIGNALCRURRENT_STATE,NEXT_STATE:STD_LOGIC_VECTOR(2DOWNTO0);CONSTANTST0:STD_LOGIC_VECTOR(2DOWNTO0):="000";CONSTANTST1:STD_LOGIC_VECTOR(2DOWNTO0):="001";CONSTANTST2:STD_LOGIC_VECTOR(2DOWNTO0):="010";CONSTANTST3:STD_LOGIC_VECTOR(2DOWNTO0):="011";CONSTANTST4:STD_LOGIC_VECTOR(2DOWNTO0):="100";3、一位熱碼編碼一位熱碼編碼方式，就是用n個(gè)觸發(fā)器來(lái)實(shí)現(xiàn)具有n個(gè)狀態(tài)的狀態(tài)機(jī)。狀態(tài)機(jī)中的每一個(gè)狀態(tài)都由其中一個(gè)觸發(fā)器的狀態(tài)表示。即當(dāng)處于該狀態(tài)時(shí)，對(duì)應(yīng)的觸發(fā)器為’1’，其余的觸發(fā)器都置’0項(xiàng)目二非法狀態(tài)處理在狀態(tài)機(jī)設(shè)計(jì)中，使用枚舉類(lèi)型或直接指定狀態(tài)編碼的程序中，特別是使用了一位熱碼編碼方式后，總是不可避免地出現(xiàn)大量剩余狀態(tài)，即未被定義的編碼組合。這些狀態(tài)在狀態(tài)機(jī)的正常運(yùn)行中是不需要出現(xiàn)的，通常稱(chēng)為非法狀態(tài)。在狀態(tài)機(jī)的設(shè)計(jì)中，如果沒(méi)有對(duì)這些非法狀態(tài)進(jìn)行合理的處理，在外界不確定的干擾下，或是隨機(jī)上電的初始啟動(dòng)后，狀態(tài)機(jī)都有可能進(jìn)入非法狀態(tài)，其后果或是對(duì)外界出現(xiàn)短暫失控，或是完全無(wú)法擺脫非法狀態(tài)而失去正常的功能。處理的方法有兩種：（1）在語(yǔ)句中對(duì)每一個(gè)非法狀態(tài)都做出明確的狀態(tài)轉(zhuǎn)換指示。（2）利用Others語(yǔ)句中對(duì)未提到的狀態(tài)做統(tǒng)一處理。例6-9TYPEstatesIS(st0,st1,st2,st3，st4，st_ilg1，st_ilg2，st_ilg3);SIGNALcurrent_state,next_state:states;...COM：PROCESS(current_state,state_Inputs)--組合邏輯進(jìn)程BEGINCASEcurrent_stateIS--確定當(dāng)前狀態(tài)的狀態(tài)值...WHENOTHERS=>next_state<=st0;ENDcase;例6-10alarm<=(st0AND(st1ORst2ORst3ORst4ORst5))OR(st1AND(st0ORst2ORst3ORst4ORst5))OR(st2AND(st0ORst1ORst3ORst4ORst5))OR(st3AND(st0ORst1ORst2ORst4ORst5))OR(st4AND(st0O