時序邏輯及信號完整性測試講師：編號：日期：2007-05-10北研所新員工培訓系列教程目錄信號完整性測試基本概念和定義測試條件測試工具測試手段測試對象測試指標及測試方法測試過程注意事項信號時序邏輯測試概述測試條件測試工具測試對象及覆蓋范圍測試手段測試指標及測試方法測試過程注意事項信號完整性測試——基本概念和定義高速數(shù)字信號高速數(shù)字信號并不取決于其頻率高低，而是取決于信號跳變時間與傳輸時延的比例。一般來說，上升/下降時間小于6倍信號傳輸延遲的信號就可視為高速信號。單板硬件信號質(zhì)量測試“單板硬件信號質(zhì)量測試”是在單板硬件調(diào)試完成后，對單板硬件設計質(zhì)量進行全面評估的活動。測試范圍包括：重要專用芯片的輸入/輸出信號、時鐘產(chǎn)生與合成電路的輸入?yún)⒖荚葱盘?、輸出時鐘信號、時鐘反饋信號、復位電路輸入/輸出信號、主備倒換信號及有關控制信號等。測試項目包括：信號上升/下降時間、電平特性參數(shù)等項目，發(fā)現(xiàn)諸如：反射、串擾、過沖、振鈴、地彈、毛刺等問題，最后通過運用“信號完整性分析”等原理進行分析，達到消除和改進缺陷，實現(xiàn)單板穩(wěn)定的目的。信號完整性測試——測試條件單板硬件信號質(zhì)量測試啟動必須滿足以下條件：單板上電被測試模塊開工正常；單板供電電壓正常：電源波動小于±3％；單板被測試模塊工作正常；單板工作在室溫條件（器件在其手冊規(guī)定的溫度內(nèi)工作）；測試者一定要保證單板的上述條件成立，以保證測試結果的重復性、準確性和有效性。信號完整性測試——測試工具信號質(zhì)量測試的主要工具是示波器，高速信號的測試要選用1G帶寬示波器并配有源探頭。測試中注意：多個探頭不能共用同一地線，多個探頭本體連線之間要盡量遠離，不能并排在一起，也不能絞在一起。有的測試也需要頻譜儀和眼圖儀。儀器的使用請參考相關的儀器使用說明。信號完整性測試——測試手段1波形測試波形測試是信號質(zhì)量測試中最常用的手段，一般是使用示波器進行，主要測試波形幅度、邊沿和毛刺等，通過測試波形的參數(shù)，可以看出幅度、邊沿時間等是否滿足器件接口電平的要求，有沒有存在信號毛刺等。為能夠得到準確的信號，波形測試需要遵循的一些要求：要求主機和探頭一起組成的帶寬要足夠?；旧蠝y試系統(tǒng)的帶寬是測試信號帶寬的3倍以上就可以了。注重細節(jié)。需要注意一下匹配。信號完整性測試——測試手段2眼圖測試眼圖測試是常用的測試手段，特別是對于有規(guī)范要求的接口，比如E1/T1、USB、10/100BASE-T，還有光接口等。這些標準接口信號的眼圖測試，主要是用帶MASK(模板)的示波器，包括通用示波器，采樣示波器或者信號分析儀，這些示波器內(nèi)置的時鐘提取功能，可以顯示眼圖。對于沒有MASK的示波器，可以使用外接時鐘進行觸發(fā)。使用眼圖測試功能，需要注意測試波形的數(shù)量，通常情況下，測試波形數(shù)量不少于2000，在3000左右為適宜。信號完整性測試——測試對象原則上，測試應覆蓋單板上各個功能塊，對板內(nèi)及板外接口電信號進行遍歷測試，特別是單板硬件新版本的首次測試，以及新的應用電路的測試。按功能模塊分，有如下部分：微處理器單元電路邏輯芯片（EPLD/FPGA）光器件專用芯片電源模塊時鐘產(chǎn)生與合成電路復位電路接口電路其它功能模塊信號完整性測試——測試指標及測試方法1電平幅度數(shù)字邏輯電路中，邏輯高電平和邏輯低電平都有各自的電平范圍，不在這兩個范圍內(nèi)的電平值就是不穩(wěn)態(tài)，也被稱為半高電平。輸入電平幅度不符合要求時，會造成器件功能異?；蚱骷p壞。導致電平異常的原因主要有：輸出過載，信號線沖突等。測試方法：使用示波器，調(diào)整垂直顯示比例和垂直偏移，使信號波形以最大的比例完整的顯示在屏幕中。且調(diào)整頻率比率，使屏幕顯示兩到三個周期的波形即可。記錄高電平和低電平時的最大值和最小值。通過準則：除了要滿足對邏輯電平穩(wěn)態(tài)的要求，還要注意，高電平的最大值和低電平的最小值不要超出器件所要求的電平幅值，以免損害器件。信號完整性測試——測試指標及測試方法2邊沿速率（上升時間、下降時間）信號從低電平跳變?yōu)楦唠娖剿枰臅r間，通常是量度上升/下降沿在10%-90%電壓幅值之間的持續(xù)時間，記為Tr/Tf。危害：數(shù)據(jù)采樣錯誤、誤碼、通訊不正常等。產(chǎn)生原因：通常是輸出端接有大的容性負載，或輸出是三態(tài)時充（放）電電流小等。測試方法：示波器，先計算高電平的10%和90%的幅值，再利用示波器的間隔時間測試，使位置1和位置2分別處在邊沿上的高電平的10%和90%的幅值位置，再測試兩個位置之間的時間值。對于有直接測試上升下降時間的示波器，可直接測試。為測試準確，要調(diào)整頻率比率，使邊沿的波形盡量展寬。通過準則：以器件手冊要求為準，一般要求不大于3ns（10%~90%）。信號完整性測試——測試指標及測試方法3電平寬度也叫脈沖寬度，一些信號（比如復位信號等）要求電平有一定的寬度，不符合要求時，工作不可靠。在測試時鐘信號和復位信號時，經(jīng)常會測試這個參量。測試方法：利用示波器的間隔時間測試，使位置1和位置2分別處在邊沿上的電平有效幅值位置，再測試兩個位置之間的時間值。有直接測試電平脈寬功能的示波器，需要注意的是測試前確定電平有效的邊界定義（一般20%、80%或10%、90%）。測試時，為測試準確，要調(diào)整頻率比率，使整個被測脈沖波形盡量展寬。通過準則：以器件手冊要求為準。信號完整性測試——測試指標及測試方法4邊沿單調(diào)性信號的上升沿單調(diào)上升，或下降沿單調(diào)下降，在測試方法正確的情況下，信號邊沿上不應出現(xiàn)由于反射、串擾等造成的回鉤。如發(fā)生在時鐘信號上，易造成邏輯混亂。邊沿的回鉤一般是由于反射造成的。測試方法：用示波器觀察被測信號上升沿或下降沿的波形。需要注意測試點的選取。通過準則：對沿觸發(fā)信號要求邊沿單調(diào)；對電平觸發(fā)的信號，則要結合時序，看是否有效期間為穩(wěn)定電平。信號完整性測試——測試指標及測試方法5過沖（Overshoot）

指信號跳變的第一個峰值（或谷值）超過規(guī)定值--對于上升沿是指最高電壓，而對于下降沿是指最低電壓。這個規(guī)定指在正過沖時即為穩(wěn)定高電平，負過沖時即為穩(wěn)定低電平。導致原因：由集成電路切換速度過高以及信號傳輸路徑反射引起的，在驅(qū)動器和接收器之間的多次反射會形成阻尼振蕩。危害：時鐘出錯或數(shù)據(jù)的錯誤接收，集成電路內(nèi)部的元件過壓，甚至損壞，對其它信號造成串擾，EMC輻射發(fā)射的危害等。測試方法：通常用百分比表示，對上升沿過沖：（信號跳變的第一個峰值－信號高電平平均值）/信號高電平平均值，對上升沿過沖：（信號低電平平均值－信號跳變的第一個谷值）/信號低電平平均值。分別測試出上述各電壓值，再按照上式進行計算。通過準則：以器件手冊要求為準。一般要求過沖小于10%，且過沖的瞬間電壓值不應超過器件最大耐壓的90％。信號完整性測試——測試指標及測試方法6回沖回沖指信號跳變的下一個谷值（或峰值）?；貨_產(chǎn)生的原因是信號線不匹配，消除的方法是加匹配電阻。幅度較高的回沖會造成誤觸發(fā)，或在下一級形成正負毛刺。測試方法：用示波器捕捉圖形，主要測試回沖幅值大小，與過沖結合分析，看是否可能會引起誤觸發(fā)。通過準則：以器件手冊要求為準，基本要求和過程一致。信號完整性測試——測試指標及測試方法7電源紋波紋波是電源整流后除了直流分量外的交流分量。對于模擬電路，電源的波動會耦合到輸出信號上，產(chǎn)生紋波。對于數(shù)模混合電路，D/A或A/D轉(zhuǎn)換會出現(xiàn)較大誤差。對于數(shù)字電路，電源電壓波動可能引發(fā)邏輯發(fā)生混亂。出問題主要原因是電源濾波不好或地線分布不好。測試方法：用無源探頭，示波器調(diào)到交流檔（有源探頭無法在AC檔工作）。調(diào)整示波器的測試帶寬<20MHz，以慮除高頻噪聲。適當調(diào)整電壓顯示比例，以便捕獲波形的最大峰峰值。通過準則：以器件手冊和系統(tǒng)要求為準，一般要求紋波小于額定電壓的5%。信號完整性測試——測試指標及測試方法8毛刺一般寬度小于系統(tǒng)1/2最小時鐘周期的脈沖都可以看成是毛刺。危害：觸發(fā)器誤觸發(fā)、控制信號控制錯誤等問題。產(chǎn)生毛刺的因素很多，比如邏輯冒險，串擾、地線反彈等。測試方法：利用示波器的毛刺觸發(fā)（Glitch）功能，選擇示波器的毛刺觸發(fā)方式，然后根據(jù)需要選擇毛刺的極性和寬度（Polarity&Width）。捕捉低電平或高電平上的毛刺，看其幅度是否超標。通過準則：不能引起誤觸發(fā)，低電平上產(chǎn)生的毛刺高度不能超過輸入高電平的最小值。高電平上的毛刺高度加上高電平值不能超過器件允許最大輸入電壓的90％。信號完整性測試——測試指標及測試方法9串擾串擾（Cross-talk）是沒有電氣連接的信號線之間的感應電壓和感應電流導致的電磁耦合。印刷電路板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及信號線端接方式都對串擾有一定的影響。一般表現(xiàn)為被串擾的信號上出現(xiàn)與干擾源同步的高頻的噪聲毛刺，嚴重時造成電路誤動作。測試方法：為確定毛刺為串擾并查出串擾的干擾源，使用雙蹤或多蹤示波器，使用示波器的兩個通道，用CH1固定在有毛刺的信號上（為便于觀察，最好使被測信號保持恒“0”），CH2在其附近的信號線上依此觀察，直到發(fā)現(xiàn)有信號跳變沿與第一通道信號毛刺位置對齊時，確定此信號為串擾源。串擾源一般為并行數(shù)據(jù)信號線，地址信號線和時鐘信號線。通過準則：不能引起誤觸發(fā)，由串擾引起的在低電平上的毛刺高度不能超過輸入高電平的最小值。高電平上的毛刺高度加上高電平值不能超過器件允許最大輸入電壓的90％。信號完整性測試——測試指標及測試方法10地線噪聲發(fā)現(xiàn)信號低電平毛刺較高時，一般是由于地線噪聲和串擾造成。為進一步查明毛刺產(chǎn)生的原因，需要進一步檢查地線噪聲和串擾的干擾源。測試方法：使用差分探頭，探頭的一端連在信號輸入端器件的地上，探頭的另一端接在信號輸出器件的地上。探頭的保護地連接在單板其余的地線上。在信號輸出器件有高頻信號送入信號輸入器件的同時，信號輸入器件亦會有高頻電流從地層流至信號輸入器件，如果兩者之間的地層未鋪好，地線感抗大，會導致地擾的產(chǎn)生。以TTL電平信號為例，示波器放在InstaVu方式，時間刻度放在M200ns檔位，幅度刻度放在2.00V位置，觸發(fā)放在50%位置。讀出最大值作為地線噪聲的大小。通過準則：不能引起誤觸發(fā)，由地線噪聲引起的毛刺高度不能超過輸入高電平的最小值。信號完整性測試——測試過程確認被測信號及指標要求搭建環(huán)境，定測試點對各被測信號進行測試記錄測試數(shù)據(jù)，進行結果分析不能單純參照指標對過沖的評斷要結合信號的有效期間考慮是否是器件問題信號完整性測試——注意事項單板業(yè)務需要滿負荷信號的驅(qū)動能力單板的配置單板的位置工作狀態(tài)的改變主備倒換測試信號時序邏輯測試——概述隨著器件工藝水平不斷提高，數(shù)字系統(tǒng)工作頻率越來越高，對時序關系要求也越來越嚴格。當器件輸入信號時序關系不能很好地滿足器件要求時，器件不能可靠工作。如果輸入信號時序關系處于臨界的狀態(tài)，在一定環(huán)境溫度下器件不能穩(wěn)定工作；如果總線信號的控制時序關系配合不當，可能發(fā)生總線沖突。為了保證單板穩(wěn)定工作，有必要對板內(nèi)信號時序進行測試，驗證信號實際時序關系是否可靠，是否滿足器件和設計要求；分析設計裕度大小，評價單板工作可靠性。此外，結合器件參數(shù)，得到器件在極限條件下的相位關系，保證單板平穩(wěn)、可靠工作。信號時序邏輯測試——測試條件信號時序測試啟動必須滿足以下條件，以保證測試數(shù)據(jù)的重復性和準確性：單板上電被測試模塊開工正常；單板供電電壓正常：電源波動小于±3％；單板被測試模塊功能正常；單板工作在室溫環(huán)境（單板器件在其手冊規(guī)定溫度范圍內(nèi)工作）。信號時序邏輯測試——測試工具信號時序測試的主要工具是多蹤示波器。要求示波器測試帶寬應是被測信號頻率的3倍以上。高速信號的測試要選用1G帶寬示波器并配有源探頭。一般，通常大于10M的或者上升沿時間小于4ns的都可以說是高速信號了。高速信號的判斷準則還需按術語定義中所描述的去判斷。測試中注意：多個探頭不能共用同一地線，多個探頭本體連線之間要保持一定的距離，不能并排在一起，也不能絞在一起。信號時序邏輯測試——測試對象及覆蓋范圍CPU和外圍存儲器的接口時序CPU提供的通訊口時序CPU和邏輯芯片的接口時序多處理器之間的接口時序邏輯芯片的其他接口時序主從時鐘間時序器件的上電順序光器件的控制時序?qū)Ｓ眯酒屯鈬骷慕涌跁r序信號時序邏輯測試——測試手段測試時序通常需要多通道的示波器和多個探頭，示波器的邏輯觸發(fā)或者碼型和狀態(tài)觸發(fā)功能，對于快速捕獲到需要的波形，很有幫助。多個探頭在實際操作中，既要拿探頭，又要操作示波器，一般需要兩個測試人員協(xié)作完成。邏輯分析儀用做時序測試并不多，因為它主要作用是分析碼型，也就是分析信號線上跑的是什么碼，和代碼聯(lián)系在一起，可以分析是哪些指令或者數(shù)據(jù)。在對于要求不高的情況下，可以用它來測試。信號時序邏輯測試——測試指標及測試方法1測試指標現(xiàn)在電路的時序關系越來越復雜，且各器件的時序指標要求也不盡相同。進行信號時序測試時，應先從被測器件的器件資料或者相關的協(xié)議中，找到被測信號的時序圖和相應的ACCharacteristics。一