2021年8月15日安琪報告內(nèi)容

結束語

結束語核與粒子物理實驗探測器輸出脈沖信號的波形蘊含著所探測粒子的最全面、詳細的物理信息準確信息；能量信息：信號的波形面積代表著粒子在探測器中沉積的能量，精確測量波形面積可以獲取粒子的能量信息；時間信息：信號波形的前沿那么攜帶著粒子擊中探測器的時間信息，獲取波形的前沿形狀，可以很方便地外推出出粒子擊中探測器的精確時刻；波形數(shù)字化：直接對探測器輸出信號波形進行高速采樣并數(shù)字化；不再進行傳統(tǒng)的電荷積分、成形，對其幅度數(shù)字化獲取其電荷〔能量〕信息。根據(jù)香農(nóng)采樣定律，只要采樣速率足夠高，可以無失真地恢復原脈沖波形；優(yōu)點：很方便同時獲取時間與能量信息；消除了傳統(tǒng)電荷積分放大帶來的“堆積〞效應，死時間小，適應于高亮度、高事例率的物理實驗；此外，波形數(shù)字化還可以使物理學家采用任何可能的數(shù)字處理方法來處理波形數(shù)字化的信號數(shù)據(jù)。波形數(shù)字化的最初應用高變換速率〔采樣率〕；足夠的變換精度〔ADC位數(shù)〕；低功耗；低本錢；高集成度〔高密度〕；高可靠性；

結束語最高采樣速度的ADC2n-1個高速比較器功耗大位數(shù)一般不超過8位波形數(shù)字化的早期應用根本都是采用FADC流水線型ADC電路組成：

輸入取樣-保持放大器多級并行比較ADC電路取樣-保持電路并行比較ADC高速DAC高速相減和放大電路緩沖存放器和誤差修正電路輸出存放器特點：

變換速度快；

低功耗，低成本；

10

16位分辨。PipelinedADC原理方框圖FADC的變型：FADC與逐次比較型ADC的結合FADC芯片現(xiàn)狀８位ADC

EV8AQ1605GSPS/1.25GSPS4(E2V)

RAD0083GSPS(Rockwell)

AT84AD001B2GSPS/1GSPS2(E2V)

ADC08D1500

1.5GSPS2(NS)

MAX1081.5GSPS(MAXIM)

MAX1041GSPS(MAXIM)

TS838881GSPS(E2V)

MAX106600MSPS(MAXIM)

TS8308500500MSPS(E2V)高速波形數(shù)字化模塊FADC例1

8通道波形數(shù)字化VME模塊

8位FADC，1GSPS采樣率

檢測FEE16路PMT能量和信號

檢測Triger總能量信號〔中國科學院高能所實驗物理中心〕大亞灣中微子物理實驗PMT讀出電子學系統(tǒng)科技部、基金委、中科院重大國際合作工程FADC芯片：AT84AD001BE2V公司產(chǎn)品：采樣率：2GSPS/1GSPS2-3dB帶寬：1.5GHzDNL：0.25LSB，INL：0.5LSBFADC核：ADCI和ADCQDMUX可以保持或者降低輸出數(shù)據(jù)變化率數(shù)據(jù)輸出：LVDS電平信號重建：正弦波圖a測試信號是頻率為50MHz的正弦波，信號周期為20ns，每個信號周期有20個采樣點圖b測試信號:頻率為62.5MHz的正弦波，信號周期為16ns.每個信號周期有16個采樣點信號重建：脈沖信號FEE板接收信號發(fā)生器的信號，輸出ESUM信號a:FADC輸入端的波形，下降時間為12.26ns，上升時間約為34.98nsb:采樣數(shù)據(jù)的重建波形，下降沿采樣了12個點，上升沿采樣了35個點(a)(b)FADC例2

波形數(shù)字化PCI模塊

采樣率:2GSPS/1GSPS2

8位FADC；

模擬輸入帶寬：500MHz；

應用:中國計量科學院TOF質譜儀

高能所天體中心羊八井宇宙線觀測FADC例3波形數(shù)字化VME模塊采樣率:500MSPS12位PipelinedADC；模擬輸入帶寬：150M；應用:西藏羊八井大型高海拔空氣簇射觀測站LAHHSO－地面探測器陣列〔ED〕〔中國科學院高能所實驗物理中心〕中科院知識創(chuàng)新工程重要方向工程

結束語TimeInterleavedADC〔TIADC〕并行、交替采樣ADC1980年，由美國加州大學的Black和Hodges提出采樣率提高M倍采樣時鐘:1/M

并行、交替采樣模擬-數(shù)字轉換系統(tǒng)采用M個并行的ADC共同對同一個模擬輸入信號進行變換。

各ADC的變換時鐘依次錯開一個固定的相位，因而，使各ADC以一個固定的時間間隔依次對輸入信號進行變換。

最后，所有的ADC的數(shù)字輸出再按相同的規(guī)律匯總在一起，形成一個總的數(shù)字輸出。很顯然，這樣的系統(tǒng)等效于將ADC的采樣速率提高了M倍。最大問題：通道失配增益失配〔GainMismatch〕時鐘相位失配〔ClockPhase/SkewMismatch〕偏置/零點失配〔OffsetMismatch〕以上的誤差可以看作靜態(tài)或變化緩慢的誤差

增益失配〔GainMismatch)增益失配的示意圖增益失配的時域和頻域分析時域分析頻域分析誤差信號周期等于單個ADC采樣周期〔fs/M〕誤差信號的幅度被輸入正弦信號的幅度所調制最大誤差發(fā)生在輸入正弦波的峰值處誤差信號的包絡線頻率等于輸入正弦波頻率

頻域中的噪聲峰：

fnoise=

fin+kxfs/M

噪聲頻率與輸入信號頻率相關

信噪比的下降為一常數(shù)與輸入信號頻率無關與輸入信號幅度相關時鐘相位失配〔PhaseMismatch)時鐘相位失配的示意圖時鐘相位失配的時域和頻域分析時域分析頻域分析誤差信號周期等于單個ADC采樣周期〔fs/M〕誤差信號的幅度被輸入正弦信號的導數(shù)所調制最大誤差發(fā)生在輸入正弦波的過零處誤差信號的包絡線頻率等于輸入正弦波頻率，但相位與增益誤差信號相差90度

頻域中的噪聲峰：

f

noise

=

fin+kxfs/M

噪聲頻率與輸入信號頻率相關

信噪比的下降為一常數(shù)與輸入信號頻率無關與輸入信號幅度相關偏置失配〔OffsetMismatch)偏置失配的示意圖Offset失配的時域和頻域分析時域分析頻域分析

誤差與輸入信號在時域和頻域均無關

誤差信號周期等于單個ADC采樣周期

頻域中的噪聲峰：

fnoise=kxfs/m

信噪比的下降為一常數(shù)數(shù)字后處理系統(tǒng)原理框圖數(shù)字后處理算法研究

誤差估計算法

誤差修正算法誤差估算研究誤差估計局部用以估計并行各ADC中上述三種誤差的實際大小。方法可以有兩種：預先刻度用一個的輸入信號對系統(tǒng)進行測量，得到誤差數(shù)據(jù)。采用專門的算法直接對待測信號的測量數(shù)據(jù)進行誤差估計，得到相應的誤差數(shù)據(jù)，這種方法被稱為盲適應〔BlindAdaptive〕算法估計。前者系統(tǒng)簡單，但必須事先進行系統(tǒng)刻度；后者可以實時進行誤差估計，但系統(tǒng)復雜。兩種方法中，我們都必須了解通道間誤差的特性，建立描述它們的數(shù)學模型，研究并開展進行誤差估計的算法。誤差修正算法研究誤差修正局部是采用專門的數(shù)字濾波器，根據(jù)誤差估計的信息，對測量到的數(shù)據(jù)進行數(shù)字濾波，濾除數(shù)據(jù)中通道間誤差的頻譜。誤差修正的方法分為離線和實時兩種途徑。離線方法一種純軟件的方法，當各ADC通道采集到的數(shù)據(jù)被送入計算機后，用基于誤差估計算法和誤差修正算法編寫的軟件對數(shù)據(jù)進行處理，最后得到消除通道間誤差的數(shù)據(jù)。根據(jù)實際的需要，處理使用的計算機可以是專用的微處理器〔MPU〕和數(shù)字信號處理器〔DSP〕，也可以是通用的個人電腦和其他計算機。這種方法不增加系統(tǒng)的硬件開銷，但不具備實時性。實時方法將誤差估計和誤差修正的算法固化到硬件電路中，如大容量、快速的FPGA芯片。這種方法可以實時地得到修正后的數(shù)據(jù)，應用更為廣泛，但硬件開銷大，算法到硬件的轉換方法也需要研究，系統(tǒng)的本錢會大大增加。TIADC例1四片80MSPS采樣率，14位ADC芯片等效320MSPS采樣率，14位TIADC系統(tǒng)實時修正通道失配誤差〔FPGA〕VME6U模塊修正前：SINAD=40.1dB

SFDR=41.0dB修正后：SINAD=66.4dB

SFDR=92.1dB修正效果（FFT譜）320MSPS采樣率、14位ADC模塊TIADC例2：

四片1GSPS采樣率，8位ADC芯片

等效4GSPS采樣率，8位TIADC系統(tǒng)

離線修正通道失配誤差4GSPS采樣、8位TIADC系統(tǒng)TIADC（4GSPS、8位）TEXTDS7104（10GSPS、8位）FFT譜結果與結論修正前4通道修正200MHz正弦波803MHz正弦波8通道修正TIADC例3設計難點:實時修正通道失配誤差應用:西藏羊八井大型高海拔空氣簇射觀測站LAHHSO－水契倫科夫探測器陣列〔WCD〕中科院知識創(chuàng)新工程重要方向工程

波形數(shù)字化VME模塊

兩通道500MSPS，12位ADC

等效采樣率:1GSPS，12位TIADC

PipelinedADC；

結束語基于開關電容陣列的新途徑

超高速模擬采樣、模擬存儲＋ADC〔SCA+ADC〕ADC

tDtDtDtDtInputDominoRingSamplingCap.SCASwitchedCapacitorArray高速低速SCA＋ADC

高速模擬采樣、模擬存儲:SCA

慢速模擬數(shù)字變換：ADCADC

tDtDtDtDtInputDominoRingSamplingCap.SCA關鍵點國際上已有一些專用ASIC芯片設計

DRS@PSI

最高采樣率：5GSPS

8通道SCA

1024/Ch.DRS@PSIDRS2DRS3DRS1DRS42021200620042001MEGExperimentsearchingformegdownto10-133000ChannelswithGHzsamplingBPMforXFEL@PSI1000channelsDRS4(planned)MAGIC-II1200channelsDRS2MACE(India)400channelsDRS4(planned)輸入正弦波波形：20MHz,200MHzLeCory示波器：WavePro715帶寬：1.5GHz

最高采樣率：20GSPS本實驗采樣率：5GSPS帶寬：600MHz采樣率：4.7GSPSSCA-FELab20MHz200MHz紅色：SCA-FEtLab測試波形藍色：LeCory示波器測試波形DRS4PackagingDRS3DRS4

9mm18mm4.2mmDRS4flip-chipSCA+ADC舉例：SCA-FELabSCA-FELab測試系統(tǒng)SCA-FELLab實物照片輸入信號：PMT脈沖波形LeCory示波器：WavePro715帶寬：1.5GHz

最高采樣率：20GSPS帶寬：600MHz采樣率：4.7GSPSSCA-FELab輸入信號：納秒窄脈沖SCA-FELabfS：1.7GSPSfS：4.7GSPS信號時間差測試帶寬：600MHz采樣率：4.7GSPSSCA-FELab測試原理圖時間差直方圖時間差中心值：5ns時間差方差：39.4ps單通道時間晃動方差：28ps非均勻采樣修正Domino環(huán)延遲單元的不均勻性帶來采樣時鐘的不均勻性時間差直方圖修正前：單通道時間晃動方差：28ps修正后：單通道時間晃動方差：21ps

tDtDtDtDtInputDominoRingSamplingCap.SCA下一步研究考慮與實際探測器輸出信號連接，進行能量與時間性能測試

BESIIITOF的PMT信號研究

西藏羊八井水契倫科夫PMT信號的讀出進一步的電路改進和詳細的性能測量前端電路模擬帶寬的提高非均勻采樣時鐘修正對能量測量〔系統(tǒng)有效位〕的改善對時間測量性能的改善InterleavedSamplingSCAChannel0–1024cellsChannel1–1024cell