主編李中發(fā)制作李中發(fā)2024年7月電工電子技術(shù)根底電子發(fā)燒友電子技術(shù)論壇第1O章組合邏輯電路學(xué)習(xí)要點二進(jìn)制、二進(jìn)制與十進(jìn)制的相互轉(zhuǎn)換邏輯代數(shù)的公式與定理、邏輯函數(shù)化簡邏輯門電路的邏輯符號及邏輯功能組合電路的分析方法和設(shè)計方法典型組合邏輯電路的功能電子發(fā)燒友電子技術(shù)論壇第1O章組合邏輯電路10.1數(shù)字電路概述10.2邏輯門電路10.3邏輯函數(shù)及其化簡10.4組合邏輯電路的分析與設(shè)計10.5組合邏輯部件電子發(fā)燒友電子技術(shù)論壇10.1數(shù)字電路概述10.1.1數(shù)字信號與數(shù)字電路模擬信號：在時間上和數(shù)值上連續(xù)的信號。數(shù)字信號：在時間上和數(shù)值上不連續(xù)的〔即離散的〕信號。uu模擬信號波形數(shù)字信號波形tt對模擬信號進(jìn)行傳輸、處理的電子線路稱為模擬電路。對數(shù)字信號進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。電子發(fā)燒友電子技術(shù)論壇〔1〕工作信號是二進(jìn)制的數(shù)字信號，在時間上和數(shù)值上是離散的〔不連續(xù)〕，反映在電路上就是低電平和高電平兩種狀態(tài)〔即0和1兩個邏輯值〕?！?〕在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號的狀態(tài)和輸出信號的狀態(tài)之間的邏輯關(guān)系?！?〕對組成數(shù)字電路的元器件的精度要求不高，只要在工作時能夠可靠地區(qū)分0和1兩種狀態(tài)即可。數(shù)字電路的特點電子發(fā)燒友電子技術(shù)論壇〔1〕進(jìn)位制：表示數(shù)時，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)那么稱為進(jìn)位計數(shù)制，簡稱進(jìn)位制。10.1.2數(shù)制與編碼〔2〕基數(shù)：進(jìn)位制的基數(shù)，就是在該進(jìn)位制中可能用到的數(shù)碼個數(shù)。〔3〕位權(quán)〔位的權(quán)數(shù)〕：在某一進(jìn)位制的數(shù)中，每一位的大小都對應(yīng)著該位上的數(shù)碼乘上一個固定的數(shù)，這個固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個冪。1、數(shù)制電子發(fā)燒友電子技術(shù)論壇數(shù)碼為：0～9；基數(shù)是10。運算規(guī)律：逢十進(jìn)一，即：9＋1＝10。十進(jìn)制數(shù)的權(quán)展開式：(1)、十進(jìn)制５５５５５×１０３＝５０００５×１０２＝５００５×１０１＝５０５×１００＝５＝５５５５103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。＋任意一個十進(jìn)制數(shù)都可以表示為各個數(shù)位上的數(shù)碼與其對應(yīng)的權(quán)的乘積之和，稱權(quán)展開式。即：(5555)10＝5×103＋5×102＋5×101＋5×100又如：(209.04)10＝2×102＋0×101＋9×100＋0×10－1＋4×10－2電子發(fā)燒友電子技術(shù)論壇(2)、二進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運算規(guī)律：逢二進(jìn)一，即：1＋1＝10。二進(jìn)制數(shù)的權(quán)展開式：如：(101.01)2＝1×22＋0×21＋1×20＋0×2－1＋1×2－2＝(5.25)10加法規(guī)那么：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)那么：0.0=0，0.1=0，1.0=0，1.1=1運算規(guī)那么各數(shù)位的權(quán)是２的冪二進(jìn)制數(shù)只有0和1兩個數(shù)碼，它的每一位都可以用電子元件來實現(xiàn)，且運算規(guī)那么簡單，相應(yīng)的運算電路也容易實現(xiàn)。電子發(fā)燒友電子技術(shù)論壇數(shù)碼為：0～7；基數(shù)是8。運算規(guī)律：逢八進(jìn)一，即：7＋1＝10。八進(jìn)制數(shù)的權(quán)展開式：如：(207.04)10＝2×82＋0×81＋7×80＋0×8－1＋4×8－2＝(135.0625)10(3)、八進(jìn)制(4)、十六進(jìn)制數(shù)碼為：0～9、A～F；基數(shù)是16。運算規(guī)律：逢十六進(jìn)一，即：F＋1＝10。十六進(jìn)制數(shù)的權(quán)展開式：如：(D8.A)2＝13×161＋8×160＋10×16－1＝(216.625)10各數(shù)位的權(quán)是8的冪各數(shù)位的權(quán)是16的冪電子發(fā)燒友電子技術(shù)論壇結(jié)論①一般地，N進(jìn)制需要用到N個數(shù)碼，基數(shù)是N；運算規(guī)律為逢N進(jìn)一。②如果一個N進(jìn)制數(shù)M包含ｎ位整數(shù)和ｍ位小數(shù)，即(an-1an-2…a1a0·a－1a－2…a－m)2那么該數(shù)的權(quán)展開式為：(M)2＝an-1×Nn-1＋an-2×Nn-2＋…＋a1×N1＋a0×N0＋a－1×N-1＋a－2×N-2＋…＋a－m×N-m③由權(quán)展開式很容易將一個N進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)。電子發(fā)燒友電子技術(shù)論壇電子發(fā)燒友電子技術(shù)論壇數(shù)制轉(zhuǎn)換〔1〕二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)：將二進(jìn)制數(shù)由小數(shù)點開始，整數(shù)局部向左，小數(shù)局部向右，每3位分成一組，不夠3位補零，那么每組二進(jìn)制數(shù)便是一位八進(jìn)制數(shù)。將N進(jìn)制數(shù)按權(quán)展開，即可以轉(zhuǎn)換為十進(jìn)制數(shù)。(1)、二進(jìn)制數(shù)與八進(jìn)制數(shù)的相互轉(zhuǎn)換1101010.01000＝(152.2)8〔2〕八進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)：將每位八進(jìn)制數(shù)用3位二進(jìn)制數(shù)表示。 =011111100.010110(374.26)8電子發(fā)燒友電子技術(shù)論壇(2)、二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換111010100.0110000＝(1D4.6)16=101011110100.01110110(AF4.76)16二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。(3)、十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)采用的方法—基數(shù)連除、連乘法原理：將整數(shù)局部和小數(shù)局部分別進(jìn)行轉(zhuǎn)換。整數(shù)局部采用基數(shù)連除法，小數(shù)局部采用基數(shù)連乘法。轉(zhuǎn)換后再合并。電子發(fā)燒友電子技術(shù)論壇整數(shù)局部采用基數(shù)連除法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。小數(shù)局部采用基數(shù)連乘法，先得到的整數(shù)為高位，后得到的整數(shù)為低位。所以：(44.375)10＝(101100.011)2采用基數(shù)連除、連乘法，可將十進(jìn)制數(shù)轉(zhuǎn)換為任意的N進(jìn)制數(shù)。電子發(fā)燒友電子技術(shù)論壇用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼、字母、符號等信息稱為編碼。用以表示十進(jìn)制數(shù)碼、字母、符號等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。數(shù)字系統(tǒng)只能識別0和1，怎樣才能表示更多的數(shù)碼、符號、字母呢？用編碼可以解決此問題。二-十進(jìn)制代碼：用4位二進(jìn)制數(shù)b3b2b1b0來表示十進(jìn)制數(shù)中的0~9十個數(shù)碼。簡稱BCD碼。2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。用四位自然二進(jìn)制碼中的前十個碼字來表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421BCD碼。2、編碼電子發(fā)燒友電子技術(shù)論壇電子發(fā)燒友電子技術(shù)論壇10.2邏輯門電路獲得高、低電平的根本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止〔即開、關(guān)〕兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)根本和常用邏輯運算的電子電路。簡稱門電路。根本和常用門電路有與門、或門、非門〔反相器〕、與非門、或非門、與或非門和異或門等。電子發(fā)燒友電子技術(shù)論壇10.2.1根本邏輯關(guān)系及其門電路1、與邏輯和與門電路當(dāng)決定某事件的全部條件同時具備時，結(jié)果才會發(fā)生，這種因果關(guān)系叫做與邏輯。實現(xiàn)與邏輯關(guān)系的電路稱為與門。電子發(fā)燒友電子技術(shù)論壇F=AB與門的邏輯功能可概括為：輸入有0，輸出為0；輸入全1，輸出為1。電子發(fā)燒友電子技術(shù)論壇F=AB邏輯與〔邏輯乘〕的運算規(guī)那么為：與門的輸入端可以有多個。以下圖為一個三輸入與門電路的輸入信號A、B、C和輸出信號F的波形圖。電子發(fā)燒友電子技術(shù)論壇2、或邏輯和或門電路在決定某事件的條件中，只要任一條件具備，事件就會發(fā)生，這種因果關(guān)系叫做或邏輯。實現(xiàn)或邏輯關(guān)系的電路稱為或門。電子發(fā)燒友電子技術(shù)論壇F=A+B或門的邏輯功能可概括為：輸入有1，輸出為1；輸入全0，輸出為0。電子發(fā)燒友電子技術(shù)論壇F=A+B邏輯或〔邏輯加〕的運算規(guī)那么為：或門的輸入端也可以有多個。以下圖為一個三輸入或門電路的輸入信號A、B、C和輸出信號F的波形圖。電子發(fā)燒友電子技術(shù)論壇3、非邏輯和非門電路決定某事件的條件只有一個，當(dāng)條件出現(xiàn)時事件不發(fā)生，而條件不出現(xiàn)時，事件發(fā)生，這種因果關(guān)系叫做非邏輯。實現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。輸入A為高電平1(3V)時，三極管飽和導(dǎo)通，輸出F為低電平0〔0V)；輸入A為低電平0(0V)時，三極管截止，輸出F為高電平1〔3V)。邏輯非〔邏輯反〕的運算規(guī)那么為：電子發(fā)燒友電子技術(shù)論壇4、復(fù)合門電路將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。由與門和非門構(gòu)成與非門?！?〕與非門與非門的邏輯功能可概括為：輸入有0，輸出為1；輸入全1，輸出為0。電子發(fā)燒友電子技術(shù)論壇由或門和非門構(gòu)成或非門。〔2〕或非門或非門的邏輯功能可概括為：輸入有1，輸出為0；輸入全0，輸出為1。電子發(fā)燒友電子技術(shù)論壇10.2.2集成門電路1、TTL與非門電子發(fā)燒友電子技術(shù)論壇①輸入信號不全為1：如uA=0.3V，uB=3.6V3.6V0.3V1V那么uB1=0.3+0.7=1V，V2、V5截止，V3、V4導(dǎo)通忽略iB3，輸出端的電位為：輸出F為高電平1。uF≈5―0.7―0.7＝3.6V電子發(fā)燒友電子技術(shù)論壇3.6V3.6V②輸入信號全為1：如uA=uB=3.6V2.1V那么uB1=2.1V，V2、V5導(dǎo)通，V3、V4截止輸出端的電位為：uF=UCES＝0.3V輸出F為低電平0。電子發(fā)燒友電子技術(shù)論壇功能表真值表邏輯表達(dá)式：輸入有0，輸出為1；輸入全1，輸出為0。電子發(fā)燒友電子技術(shù)論壇內(nèi)含4個兩輸入端的與非門，電源線及地線公用。內(nèi)含兩個4輸入端的與非門，電源線及地線公用。電子發(fā)燒友電子技術(shù)論壇2、CMOS門電路〔1〕uA＝0V時，VN截止，VP導(dǎo)通。輸出電壓uF＝VDD＝10V?！?〕uA＝10V時，VN導(dǎo)通，VP截止。輸出電壓uF＝0V。CMOS非門電子發(fā)燒友電子技術(shù)論壇CMOS與非門①A、B當(dāng)中有一個或全為低電平0時，VN1、VN2中有一個或全部截止，VP1、VP2中有一個或全部導(dǎo)通，輸出F為高電平1。②只有當(dāng)輸入A、B全為高電平1時，VN1和VN2才會都導(dǎo)通，VP1和VP2才會都截止，輸出F才會為低電平0。電子發(fā)燒友電子技術(shù)論壇CMOS或非門①只要輸入A、B當(dāng)中有一個或全為高電平1，VP1、VP2中有一個或全部截止，VN1、VN2中有一個或全部導(dǎo)通，輸出F為低電平0。②只有當(dāng)A、B全為低電平0時，VP1和VP2才會都導(dǎo)通，VN1和VN2才會都截止，輸出F才會為高電平1。電子發(fā)燒友電子技術(shù)論壇10.3邏輯函數(shù)及其化簡將門電路按照一定的規(guī)律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)〔又叫布爾代數(shù)或開關(guān)代數(shù)〕。邏輯代數(shù)具有3種根本運算：與運算〔邏輯乘〕、或運算〔邏輯加〕和非運算〔邏輯非〕。電子發(fā)燒友電子技術(shù)論壇10.3.1邏輯代數(shù)的公式和定理〔2〕根本運算〔1〕常量之間的關(guān)系分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。電子發(fā)燒友電子技術(shù)論壇〔3〕根本定理利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：電子發(fā)燒友電子技術(shù)論壇(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1證明分配率：A+BA=(A+B)(A+C)證明：電子發(fā)燒友電子技術(shù)論壇分配率A+BC=(A+B)(A+C)A+A=1A·1=1電子發(fā)燒友電子技術(shù)論壇邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就可轉(zhuǎn)換為其它幾種表示形式。10.3.2邏輯函數(shù)的表示方法1、真值表真值表：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。真值表列寫方法：每一個變量均有0、1兩種取值，n個變量共有2i種不同的取值，將這2i種不同的取值按順序〔一般按二進(jìn)制遞增規(guī)律〕排列起來，同時在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。例如：當(dāng)A、B取值相同時，函數(shù)值為0；否那么，函數(shù)取值為1。電子發(fā)燒友電子技術(shù)論壇2、邏輯表達(dá)式邏輯表達(dá)式：是由邏輯變量和與、或、非3種運算符連接起來所構(gòu)成的式子。表達(dá)式列寫方法：將那些使函數(shù)值為1的各個狀態(tài)表示成全部變量（值為1的表示成原變量，值為0的表示成反變量）的與項（例如A=0、B=1時函數(shù)F的值為1，則對應(yīng)的與項為AB）以后相加，即得到函數(shù)的與或表達(dá)式。電子發(fā)燒友電子技術(shù)論壇3、邏輯圖邏輯圖：是由表示邏輯運算的邏輯符號所構(gòu)成的圖形。F＝ＡＢ＋ＢＣＡＢＢＣ4、波形圖波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。F＝ＡＢ＋ＢＣＡＢＣF００００００１００１０００１１１１０００１０１０１１０１１１１１００００F電子發(fā)燒友電子技術(shù)論壇10.3.3邏輯函數(shù)的化簡利用公式Ａ＋Ａ＝1，將兩項合并為一項，并消去一個變量。假設(shè)兩個乘積項中分別包含同一個因子的原變量和反變量，而其他因子都相同時，那么這兩項可以合并成一項，并消去互為反變量的因子。運用摩根定律運用分配律運用分配律邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。電子發(fā)燒友電子技術(shù)論壇如果乘積項是另外一個乘積項的因子，那么這另外一個乘積項是多余的。運用摩根定律利用公式Ａ＋ＡＢ＝Ａ，消去多余的項。利用公式Ａ＋ＡＢ＝Ａ＋Ｂ，消去多余的變量。如果一個乘積項的反是另一個乘積項的因子，那么這個因子是多余的。電子發(fā)燒友電子技術(shù)論壇利用公式Ａ＝Ａ〔Ｂ＋Ｂ〕，為某一項配上其所缺的變量，以便用其它方法進(jìn)行化簡。利用公式Ａ＋Ａ＝Ａ，為某項配上其所能合并的項。電子發(fā)燒友電子技術(shù)論壇組合邏輯電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反響環(huán)路〔無記憶〕。10.4組合邏輯電路的分析與設(shè)計電子發(fā)燒友電子技術(shù)論壇10.4.1組合邏輯電路的分析邏輯圖邏輯表達(dá)式11最簡與或表達(dá)式化簡22從輸入到輸出逐級寫出電子發(fā)燒友電子技術(shù)論壇最簡與或表達(dá)式3真值表34電路的邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出Y為1，否那么輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。4電子發(fā)燒友電子技術(shù)論壇邏輯圖邏輯表達(dá)式例：最簡與或表達(dá)式電子發(fā)燒友電子技術(shù)論壇真值表用與非門實現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關(guān)系為與非運算的關(guān)系。電路的邏輯功能電子發(fā)燒友電子技術(shù)論壇10.4.2組合邏輯電路的設(shè)計真值表電路功能描述例：用與非門設(shè)計一個交通報警控制電路。交通信號燈有紅、綠、黃3種，3種燈分別單獨工作或黃、綠燈同時工作時屬正常情況，其他情況均屬故障，出現(xiàn)故障時輸出報警信號。設(shè)紅、綠、黃燈分別用A、B、C表示，燈亮?xí)r其值為1，燈滅時其值為0；輸出報警信號用F表示，燈正常工作時其值為0，燈出現(xiàn)故障時其值為1。根據(jù)邏輯要求列出真值表。1窮舉法1電子發(fā)燒友電子技術(shù)論壇2邏輯表達(dá)式最簡與或表達(dá)式化簡324邏輯變換34電子發(fā)燒友電子技術(shù)論壇5邏輯電路圖5電子發(fā)燒友電子技術(shù)論壇真值表電路功能描述例：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，說明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表。1窮舉法122邏輯表達(dá)式電子發(fā)燒友電子技術(shù)論壇3最簡與或表達(dá)式化簡45邏輯變換邏輯電路圖3化簡45電子發(fā)燒友電子技術(shù)論壇10.5組合邏輯電路部件組合邏輯部件是指具有某種邏輯功能的中規(guī)模集成組合邏輯電路芯片。常用的組合邏輯部件有加法器、數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。電子發(fā)燒友電子技術(shù)論壇1、半加器10.5.1加法器能對兩個1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位電子發(fā)燒友電子技術(shù)論壇2、全加器能對兩個1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai、Bi：加數(shù)，Ci-1：低位來的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。電子發(fā)燒友電子技術(shù)論壇全加器的邏輯圖和邏輯符號電子發(fā)燒友電子技術(shù)論壇實現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。串行進(jìn)位加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點：進(jìn)位信號是由低位向高位逐級傳遞的，速度不高。為了提高運算速度，在邏輯設(shè)計上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時預(yù)先形成，而不需要等到低位的進(jìn)位送來后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進(jìn)位加法器。電子發(fā)燒友電子技術(shù)論壇10.5.2數(shù)值比較器用來完成兩個二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器。設(shè)A＞B時L1＝1；A＜B時L2＝1；A＝B時L3＝1。得1位數(shù)值比較器的真值表。1位數(shù)值比較器電子發(fā)燒友電子技術(shù)論壇邏輯表達(dá)式邏輯圖電子發(fā)燒友電子技術(shù)論壇10.5.3編碼器實現(xiàn)編碼操作的電路稱為編碼器。1、3位二進(jìn)制編碼器輸入8個互斥的信號輸出3位二進(jìn)制代碼真值表電子發(fā)燒友電子技術(shù)論壇邏輯表達(dá)式邏輯圖電子發(fā)燒友電子技術(shù)論壇2、8421碼編碼器輸入10個互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表電子發(fā)燒友電子技術(shù)論壇邏輯表達(dá)式邏輯圖電子發(fā)燒友電子技術(shù)論壇3、3位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表電子發(fā)燒友電子技術(shù)論壇邏輯表達(dá)式電子發(fā)燒友電子技術(shù)論壇邏輯圖8線-3線優(yōu)先編碼器如果要