期末考試題型(及分值):填空題(約15分)、選擇題(約20分)、簡(jiǎn)答題(約15分)、綜合題(約50分，包括計(jì)算、分析、設(shè)計(jì)等)成的二極管最重要的特性是c10.電流并聯(lián)負(fù)反饋對(duì)輸出電阻的影響是(增大、減少)了輸出電阻。16.小功率直流穩(wěn)壓電源可由、和四部分構(gòu)成。17.多級(jí)放大電路級(jí)間耦合方式重要有耦合、變壓器耦合和耦合。18.多級(jí)放大電路一般是由級(jí)、中間級(jí)和級(jí)構(gòu)成的。19.若測(cè)得某放大電路中三極管的三個(gè)電極X、Y、Z的電位分別為2.75V、2.1V、5.7V,則其基極為23.十進(jìn)制數(shù)(53.25)io轉(zhuǎn)換為十六進(jìn)制的成果為25.二進(jìn)制數(shù)(101010)?轉(zhuǎn)換為十進(jìn)制數(shù)的成果為26.十進(jìn)制數(shù)(125)10轉(zhuǎn)換為十六進(jìn)制數(shù)的成果為 33.由與非門構(gòu)成的可控R-S觸發(fā)器輸入端R=0,S=1。該觸發(fā)器Q=34.N變量的最小項(xiàng)的個(gè)數(shù)有個(gè)。35,用來(lái)臨時(shí)寄存數(shù)碼的部件叫36.對(duì)10種輸入信號(hào)進(jìn)行編碼，需要位二進(jìn)制代碼。37.存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。39,將一組輸入代碼翻譯成需要的特定輸出信號(hào)的電路稱作40.寄存4位二進(jìn)制數(shù)碼的寄存器的至少需要個(gè)觸發(fā)器。41.寄存3位二進(jìn)制數(shù)碼的寄存器的至少需要個(gè)觸發(fā)器。1.當(dāng)溫度升高時(shí)，半導(dǎo)體三極管的變化規(guī)律是()(A)電流放大系數(shù)減小(B)電流放大系數(shù)增大2.當(dāng)溫度增長(zhǎng)時(shí)，本征半導(dǎo)體中自由電子和空穴的數(shù)量將()。3.二極管的反向電阻()。4.在P型半導(dǎo)體中，多數(shù)載流子是()(C)正離子(D)負(fù)離子5.在N型半導(dǎo)體中，多數(shù)載流子是()(C)正離子(D)負(fù)離子6.為了穩(wěn)定靜態(tài)工作點(diǎn)可以采用措施是()(A)增大輸入信號(hào)(B)分壓式偏置電路A.-12VB.-9VC.-3V8.某放大電路在負(fù)載開路時(shí)的輸出電壓為18V,當(dāng)接入2kΩ的負(fù)載后，其輸出電壓降到16V,這表明該放大電路的輸出電阻為()(A)0.5kΩ(C)0.25kΩ9.某放大電路在負(fù)載開路時(shí)的輸出電壓為9V,當(dāng)接入3kΩ負(fù)載后，其輸出電壓降為6V,這表明該放大電路的輸出電阻為()(C)1kΩ10.放大電路在負(fù)載開路時(shí)的輸出電壓為6V,當(dāng)接入2k2的負(fù)載后，其輸出電壓降到4V,這表明該放大電路的輸出電阻為()(A)10kΩ(C)0.5kΩ11.測(cè)得一放大電路中三極管三個(gè)管腳1、2、3對(duì)地電壓分別為V?=7V,V?=10V,V?=6.3V,則1、2、3三個(gè)管腳分別為：()(C)集電極、基極和發(fā)射極(D)基極、發(fā)射極和集12.測(cè)得一放大電路中三極管三個(gè)管腳1、2、3對(duì)地電壓分別為V?=7V,V?=10V,V?=6.3V,則1、2、3三個(gè)管腳分別為：()(C)基極、集電極和發(fā)射極(D)基極、發(fā)射極和集A.C,B,EB.E,C,BC14.晶體管放大電路中，若測(cè)得三個(gè)極的電位分別為9V、2.5V、3.2V,則這三個(gè)極15.當(dāng)三極管工作于()狀態(tài)時(shí)，波形失真最小。16.有關(guān)理想集成運(yùn)算放大器，下列說(shuō)法對(duì)的的是()。A.開環(huán)放大倍數(shù)為無(wú)窮大B.開環(huán)C.共?？酥票葹闊o(wú)窮小D.輸出電阻為無(wú)窮大A.輸入電流控制輸出電流B.輸入電壓控C.輸入電壓控制輸出電流D.輸入電流控制輸出電壓18.放大電路的輸出若出現(xiàn)截止失真，則三極管的靜態(tài)工作點(diǎn)設(shè)置()。19.下列選項(xiàng)中，運(yùn)算放大器理想化的條件錯(cuò)誤的是()A.開環(huán)放大倍數(shù)為無(wú)窮大B.差模輸入電阻為無(wú)窮大C.開環(huán)輸出電阻為無(wú)窮大D.共?？酥票葹闊o(wú)窮大20.在運(yùn)算放大器電路中，引入深度負(fù)反饋的目的之一是使運(yùn)放()。A.工作在線性區(qū)，減少穩(wěn)定性B.工作在非線性區(qū),提高穩(wěn)定性C.工作在線性區(qū)，提高穩(wěn)定性D.工作在非線性區(qū),減少穩(wěn)定性21.射極輸出器有的特點(diǎn)有()。22.二進(jìn)制數(shù)(101011)2可轉(zhuǎn)換為十進(jìn)制數(shù)()。A.(84)10B.(52)ic23.一種兩輸入端的門電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門是()。24.已知F=ABC+CD,ABCD取值使F=0的狀況是()。25.邏輯函數(shù)Y=ABC+ABC+ABC的化簡(jiǎn)成果為()(A)AB+BC(C)AB 26.在下列變量的各組取值中，使函數(shù)F(ABCD)=ABC+BC+ABD+ACD的值為1(A)1001(C)001127.在下列變量的各組取值中，使函數(shù)F(ABC)=ABC+ABC+ABC的值為1的是()29.有關(guān)最小項(xiàng)的性質(zhì)中，所有最小項(xiàng)的和為()30.有關(guān)最小項(xiàng)的性質(zhì)中，對(duì)于變量的任意一組取值組合，相鄰兩個(gè)最小項(xiàng)的積為()31.有關(guān)最小項(xiàng)的性質(zhì)中，對(duì)于變量的任意一組取值組合，相鄰兩個(gè)最小項(xiàng)的積為()32.輸入為三位二進(jìn)制代碼的譯碼器，它的輸出最多有()個(gè)33.時(shí)序邏輯電路與組合邏輯電路的重要區(qū)別是()(A)時(shí)序電路只能計(jì)數(shù)，而組合電路只能寄存(B)時(shí)序電路沒(méi)有記憶功能，組合電路有記憶功能(C)時(shí)序電路具有記憶功能，組合電路沒(méi)有記憶功能(D)以上說(shuō)法均不對(duì)34.在下列電路中，()屬于組合邏輯電路。B、觸發(fā)器B、計(jì)數(shù)器C、數(shù)據(jù)選擇器D、寄存器35.在下列電路中，只有()不屬于組合邏輯電路。A、譯碼器B、數(shù)據(jù)分派器C、數(shù)據(jù)選擇器D、寄存器36.下圖中，假如C的頻率是2023Hz,那么Q?和Q?波形的頻率分別為()(A)2023Hz和2023Hz(B)2023H(C)1000Hz和500Hz37.下圖中，假如C的頻率是8000Hz,那么Q1和Q?波形的頻率分別為()(C)8000Hz和4000Hz38.8選1數(shù)據(jù)選擇器至少需要()位控制量39、如圖所示觸發(fā)器具有()功能。41.對(duì)于由555定期器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，描述對(duì)的的是()(A)穩(wěn)態(tài)是1,暫態(tài)是0(B)穩(wěn)態(tài)是0,暫態(tài)是1(C)穩(wěn)態(tài)和暫態(tài)都是0(D)穩(wěn)態(tài)和暫態(tài)都是42.右圖由555定期器構(gòu)成的電路實(shí)現(xiàn)的功能是()(A)多諧振蕩器器(B)施密特觸發(fā)器(C)單穩(wěn)態(tài)觸發(fā)器(D)壓控振蕩器1、如圖所示電路，已知u=10sinotV,二極管為理想二極管，試畫出輸出電壓u?和二極管電流io的波形。(規(guī)定期間軸對(duì)齊，并將峰值標(biāo)于圖中)2、求出下列邏輯圖的邏輯體現(xiàn)式，并進(jìn)行化簡(jiǎn)。A—B-YA—B-Y&&3、求出下列邏輯圖的邏輯體現(xiàn)式，并進(jìn)行化簡(jiǎn)。&&&&Y&4、化簡(jiǎn)體現(xiàn)式AB+ABC+ABC。5、化簡(jiǎn)體現(xiàn)式A+B+C+D+ABC。8、化簡(jiǎn)體現(xiàn)式ABCD+ABD+BCD+ABC+BD+BC10、電路如圖，試判斷負(fù)反饋的類型。11、已知負(fù)邊緣觸發(fā)的JK觸發(fā)器，CP和J、K的波形圖如圖所示，試畫出Q的波形圖。設(shè)初始狀態(tài)Q=0。JKQ13、試用如圖所示3線一8線譯碼器74LS138和與非門電路實(shí)現(xiàn)邏輯體現(xiàn)式，畫出其邏輯接線圖(包括要用到的所有引腳的接線圖)74LS138的邏輯功能表輸出0XXXX1X1XXX100001100011000100110010010101011014、觸發(fā)器如圖所示，設(shè)初始狀態(tài)為0,分析并繪制JK觸發(fā)器在如圖3-1所示的輸入下的15、觸發(fā)器如圖所示，設(shè)初始狀態(tài)為0,試?yán)L制輸出Q的波形。RB2=100kΩ,Rc=3k2,RE=2.2kQ,R?=6k2,rbe=300+(1+β)*26/IERB?=10k2,Rc=3.3kQ,Re=1.5k2,RL=5.1kQ,re=200+(1kΩ,Rc=3kΩ,RL=6kΩ,be=300+(1+β)7、如圖所示電路，設(shè)集成運(yùn)放均為理想運(yùn)放。(1)A1、A2和A3各構(gòu)成何種基本運(yùn)算電路；ui1o-f+十+0規(guī)定：(1)列寫邏輯真值表；(2)寫出輸出端的邏輯式并化簡(jiǎn)和變換；(3)畫出用至少的“與非”門實(shí)現(xiàn)該電路的邏輯圖。規(guī)定：(1)列寫邏輯真值表；(2)寫出輸出端的邏輯式并化簡(jiǎn)和變換；(3)畫出用至少的“與非”門實(shí)現(xiàn)該電路的邏輯圖。評(píng)判時(shí)，按少數(shù)服從多數(shù)的