第16章刻蝕7/22/20231集成電路工藝目標舉出并論述9個重要的刻蝕參數(shù)解釋干法刻蝕的過程極其優(yōu)點解釋高密度等離子體刻蝕的好處舉出一個介質(zhì)、硅、金屬干法刻蝕的實際例子論述濕法刻蝕極其應(yīng)用解釋光刻膠的去除過程7/22/20232集成電路工藝提綱1.概述2.刻蝕參數(shù)3.干法刻蝕4.等離子體刻蝕反應(yīng)器5.干法刻蝕的應(yīng)用6.濕法刻蝕7.去除光刻膠8.刻蝕檢查7/22/20233集成電路工藝1.概述刻蝕是用化學或物理方法有選擇地從硅片表面去除不需要的材料的過程?？涛g的基本目標是在涂膠的硅片上正確地復制掩膜圖形。有圖形的光刻膠層在刻蝕中不受到刻蝕源顯著的侵蝕，這層掩蔽膜用來在刻蝕中保護硅片上的特殊區(qū)域而選擇性地刻蝕掉未被光刻膠保護的區(qū)域。7/22/20234集成電路工藝刻蝕工藝基本的刻蝕工藝：干法刻蝕和濕法刻蝕干法刻蝕是把硅片表面曝露于氣態(tài)中產(chǎn)生的等離子體，等離子體通過光刻膠中開出的窗口，與硅片發(fā)生物理或化學反應(yīng)，從而去掉曝露的表面材料。濕法刻蝕是用液體化學試劑以化學方式去除硅片表面的材料，一般用于尺寸較大的情況（大于3μm）。7/22/20235集成電路工藝刻蝕的材料金屬刻蝕介質(zhì)刻蝕硅刻蝕7/22/20236集成電路工藝有圖形刻蝕和無圖形刻蝕有圖形刻蝕采用掩蔽層來定義要刻蝕掉的表面材料區(qū)域，只有硅片上被選擇的這一部分在刻蝕過程中刻掉。無圖形刻蝕、反刻或剝離是在整個硅片沒有掩蔽的情況下進行的。7/22/20237集成電路工藝2.刻蝕參數(shù)刻蝕速率刻蝕剖面刻蝕偏差選擇比均勻性殘留物聚合物等離子體誘導損傷顆粒沾污和缺陷7/22/20238集成電路工藝刻蝕速率刻蝕速率是指刻蝕過程中去除硅片表面材料的速度，通常用?/min表示。刻蝕速率＝ΔT/t(?/min)刻蝕窗口的深度稱為臺階高度?？涛g速率由工藝和設(shè)備決定，如被刻蝕材料類型、刻蝕機的結(jié)構(gòu)配置、使用的刻蝕氣體和工藝參數(shù)設(shè)置。7/22/20239集成電路工藝刻蝕剖面刻蝕剖面指的是被刻蝕圖形的側(cè)壁形狀。兩種基本的刻蝕剖面：各向同性和各項異性刻蝕剖面。7/22/202310集成電路工藝刻蝕偏差刻蝕偏差是指刻蝕以后線寬或關(guān)鍵尺寸間距的變化，它通常是由于橫向鉆蝕引起的，但也能由刻蝕剖面引起?？涛g偏差＝Wb-WaWb=刻蝕前光刻膠的線寬Wa=光刻膠去掉后被刻蝕材料的線寬7/22/202311集成電路工藝選擇比選擇比指的是同一刻蝕條件下被刻蝕材料與另一種材料相比刻蝕速率快多少。高選擇比意味著只刻除想要刻去的那一層材料。關(guān)鍵尺寸越小，選擇比要求越高。S=Ef/ErEf=被刻蝕材料的刻蝕速率；Er＝掩蔽層材料的刻蝕速率7/22/202312集成電路工藝均勻性刻蝕均勻性是一種衡量刻蝕工藝在整個硅片上，或整個一批，或批與批之間刻蝕能力的參數(shù)。均勻性的一些問題是因為刻蝕速率和刻蝕剖面與圖形尺寸和密度有關(guān)而產(chǎn)生的。刻蝕速率在小窗口圖形中較慢，甚至在具有高深寬比的小尺寸圖形上刻蝕會停止。具有高深寬比硅槽的刻蝕速率要比具有低深寬比硅槽的刻蝕速率慢。稱為深寬比相關(guān)刻蝕(ARDE)，也稱為微負載效應(yīng)。7/22/202313集成電路工藝殘留物刻蝕殘留物是刻蝕以后留在硅片表面不想要的材料。它常常覆蓋在腔體內(nèi)壁或被刻蝕圖形的底部。產(chǎn)生原因：被刻蝕膜層中的污染物、選擇了不合適的化學刻蝕劑、腔體中的污染物、膜層中不均勻的雜質(zhì)分步。7/22/202314集成電路工藝聚合物聚合物的形成有時是有益的，是為了在刻蝕圖形的側(cè)壁上形成抗刻蝕膜從而防止橫向刻蝕，這樣能形成高的各向異性圖形。因為聚合物能阻擋對側(cè)壁的刻蝕，增強刻蝕的方向性，從而實現(xiàn)對圖形關(guān)鍵尺寸的良好控制。這些聚合物是在刻蝕過程中由光刻膠中的碳轉(zhuǎn)化而來并與刻蝕氣體（如C2F4）和刻蝕生成物結(jié)合在一起而形成的。7/22/202315集成電路工藝等離子體誘導損傷包含具有能量的離子、電子和激發(fā)分子的等離子體可引起對硅片上的敏感器件引起等離子體誘導損傷。一種主要的損傷是非均勻等離子體在晶體管柵電極產(chǎn)生陷阱電荷，引起薄柵氧化硅的擊穿。7/22/202316集成電路工藝顆粒沾污等離子體帶來的硅片損傷有時由硅片表面附近的等離子體產(chǎn)生的顆粒沾污而引起的。氟基化學氣體等離子體比氯基或溴基等離子體產(chǎn)生較少的顆粒，因為氟產(chǎn)生的刻蝕生成物具有較高的蒸汽壓。7/22/202317集成電路工藝3.干法刻蝕刻蝕剖面是各向異性，具有非常好的側(cè)壁剖面控制好的CD控制最小的光刻膠脫落或粘附問題好的片內(nèi)、片間、批次間的刻蝕均勻性較低的化學制品使用和處理費用優(yōu)點7/22/202318集成電路工藝干法刻蝕缺點對下層材料的差的刻蝕選擇比等離子體帶來的器件損傷昂貴的設(shè)備7/22/202319集成電路工藝刻蝕作用化學作用——化學反應(yīng)——各向同性物理作用——濺射刻蝕——各向異性物理和化學混合作用，其中離子轟擊改善化學刻蝕作用?？涛g剖面可以通過調(diào)節(jié)等離子體條件和氣體組分從各向同性向各向異性改變。7/22/202320集成電路工藝4.等離子體刻蝕反應(yīng)器發(fā)生刻蝕反應(yīng)的反應(yīng)腔一個產(chǎn)生等離子體的射頻電源氣體流量控制系統(tǒng)去除刻蝕生成物和氣體的真空系統(tǒng)7/22/202321集成電路工藝刻蝕選擇材料氟刻蝕二氧化硅氯和氟刻蝕鋁氯、氟和溴刻蝕硅氧刻蝕光刻膠7/22/202322集成電路工藝控制參數(shù)真空度氣體混合組分氣流流速溫度射頻功率硅片相對等離子體的位置7/22/202323集成電路工藝干法等離子體反應(yīng)器圓筒式等離子體反應(yīng)器平板（平面）反應(yīng)器順流刻蝕系統(tǒng)三級平面反應(yīng)器離子銑（IBM，IBE）反應(yīng)離子刻蝕（RIE）高密度等離子體刻蝕機（HDP）7/22/202324集成電路工藝高密度等離子體刻蝕機對于亞微米尺寸的小圖形，它難以使刻蝕基進入高深寬比圖形并使刻蝕生成物從高深寬比圖形中出來。解決的方法是降低系統(tǒng)的工作壓力至1～10毫托，以增加氣體分子和離子的平均自由程。這一條件能有效減少影響圖形剖面控制的碰撞。然后由于壓力的減少而減少了離子密度，從而降低了刻蝕速率。為解決這個問題，需要高密度等離子體以產(chǎn)生足夠的離子，從而在低壓下獲得可接受的刻蝕速率。7/22/202325集成電路工藝終點檢測干法刻蝕不同于濕法刻蝕之處在于它對下面的材料沒有好的選擇比。因此需要終點檢測來監(jiān)測刻蝕工藝并停止刻蝕以減少對下面材料的過度刻蝕。終點檢測系統(tǒng)測量一些不同的參數(shù)，如刻蝕速率的變化在刻蝕中被去除的腐蝕產(chǎn)物的類型在氣體放電中活性反應(yīng)劑的變化7/22/202326集成電路工藝5.干法刻蝕的應(yīng)用對不需要刻蝕的材料（主要是光刻膠和下層材料）的高選擇比獲得可接受的產(chǎn)能的刻蝕速率好的側(cè)壁剖面控制好的片內(nèi)均勻性低的器件損傷寬的工藝制造窗口7/22/202327集成電路工藝介質(zhì)的干法刻蝕刻蝕氧化物通常是為了制作接觸孔和通孔氧化物等離子體刻蝕工藝通常采用氟碳化合物化學氣體。氧化物刻蝕的主要困難之一是獲得對下一層材料（通常是硅、氮化硅等）的高的選擇比。如在刻蝕接觸孔時，為了避免刻到源漏區(qū)域，高的L1氧化層介質(zhì)對硅的選擇比是很重要的。獲得對硅的高選擇比的一種方法是通過在化學氣體中加入氧氣來控制氧化物和硅之間的選擇比。當氧氣濃度大到20％時，氧化物刻蝕比硅刻蝕要更快。另一種提高選擇比的方法是在氣體中加入氫氣，當氫氣濃度達到40％時，硅的刻蝕速率幾乎為零。7/22/202328集成電路工藝硅的干法刻蝕用等離子體刻蝕的兩個主要硅層是制作MOS柵結(jié)構(gòu)的多晶硅柵和制作器件隔離或DRAM電容結(jié)構(gòu)中的單晶硅槽。多晶硅刻蝕氣體傳統(tǒng)上是氟基氣體(CF4,SF6,NF3等)，在刻蝕過程中氟原子起作用（各向異性），為了避免濺射掉柵氧化層，轟擊離子的能量必須足夠低，多晶硅等離子體刻蝕氣體常常包含氯和溴，它們產(chǎn)生各向異性的多晶硅刻蝕并對氧化硅有好的選擇比。7/22/202329集成電路工藝金屬的干法刻蝕高的刻蝕速率（大于1000nm/min）對下層的高選擇比高的均勻性，且CD控制很好沒有等離子體誘導充電帶來的器件損傷殘留物污染少快速去膠7/22/202330集成電路工藝6.濕法刻蝕飄去氧化硅去除殘留物表層剝離大尺寸圖形腐蝕7/22/202331集成電路工藝濕法刻蝕優(yōu)點對下層材料具有高的選擇比對器件不會帶來等離子體損傷設(shè)備簡單7/22/202332集成電路工藝濕法刻蝕缺點在掩蔽層材料邊緣下面產(chǎn)生鉆蝕，形成各向同性的側(cè)壁。濕法刻蝕槽的安全性，可能帶來的光刻膠脫落和起泡，難以控制刻蝕槽的參數(shù)以保證均勻性，化學試劑的處理費用昂貴等。7/22/202333集成電路工藝濕法刻蝕參數(shù)濃度——溶液濃度時間——硅片浸在濕法化學刻蝕槽中時間溫度——濕法化學腐蝕槽的溫度攪動——溶液槽的攪動批數(shù)——為了減少顆粒并確保適當?shù)娜芤簭姸龋欢ㄅ魏蟊仨毟萌芤?/22/202334集成電路工藝刻蝕方法浸泡——方法簡單噴射——所需的化學試劑少，腐蝕的快7/22/202335集成電路工藝濕法腐蝕氧化硅氧化硅能夠用氫氟酸（HF）來進行濕法刻蝕。常用被氟化銨緩沖的稀氫氟酸（緩沖氧化硅腐蝕液BOE或緩沖氫氟酸BHF）噴射或浸泡硅片來有選擇地去除氧化硅。用NH4F來緩沖HF可使得刻蝕能被很好地控制，這種腐蝕液減慢并穩(wěn)定刻蝕過程，并不對光刻膠產(chǎn)生影響。7/22/202336集成電路工藝7.去除光刻膠剝離光刻膠(photoresiststripping)是濕法去除光刻膠的一種基本方法。大部分應(yīng)用中，在干法刻蝕前光刻膠的表面必須在氟基或氯基氣體中進行加固處理，這使得光刻膠在大部分濕法去膠液中不溶解。需要用干法等離子體去膠去掉至少上面的一層光刻膠。7/22/202337集成電路工藝去膠的難點光刻膠都是被設(shè)計和處理成能更好粘附于硅片表面的，這是光刻膠能滿足刻蝕和離子注入的要求必需的。最大的粘附性明顯地使得光刻膠難以去除。為了獲得較高的硅片產(chǎn)能需要有高的去膠速率。但高的去膠速率會留下更多光刻膠殘留物。7/22/202338集成電路工藝等離子體去膠等離子體去膠用氧氣來干法去膠，是批量去膠的一種主要工藝。注意：由于離子轟擊和硅片充電所帶來的對硅片上器件的等離子體損傷。補救：順流去膠機把硅片放在遠離帶來損傷的等離子體的地方，只允許化學反應(yīng)基到達硅片表面。7/22/202339集成電路工藝8.刻蝕檢查刻蝕工藝的最后一步是刻蝕檢查以確保刻蝕質(zhì)量。傳統(tǒng)上用白光或紫外光手動顯微鏡來檢查缺陷，如檢查污點和大的顆粒沾污。手動顯微鏡已大量被自動監(jiān)測系統(tǒng)所取代，特別是對有深亞微米圖形的關(guān)鍵層的檢查。先進的測量儀器能夠自動檢測帶圖形硅片的圖形缺陷和形變。7/22/202340集成電路工藝小結(jié)刻蝕是采用物理或化學方法有選擇地從硅片表面去除材料。干法刻蝕采用等離子體，而濕法刻蝕采用液態(tài)化學試劑?？涛g通常分為介質(zhì)刻蝕、硅刻蝕和金屬刻蝕。有九個刻蝕參數(shù)：刻蝕速率、刻蝕剖面、刻蝕偏差、選擇比、均勻性、殘留物、聚合物形成、等離子體誘