===================================SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展正平入21世紀(jì)后，寬禁帶半導(dǎo)體SiC電力電子學(xué)發(fā)展迅速，SiC二極管和SiC金屬－氧化物－半導(dǎo)體場效應(yīng)晶體管(MOSFET)先后進(jìn)入商品化，在電動汽車等綠色能源的應(yīng)用發(fā)展的帶動下，SiC電力電子學(xué)進(jìn)入產(chǎn)業(yè)化快速發(fā)展階段。介紹了SiC電力電子學(xué)在大尺寸SiC單晶，低成本SiC功率器件制造，SiC二極管、SiCMOSFET、SiC絕緣柵雙極晶體管(IGBT)和SiC門極關(guān)斷晶閘管(GTO)等功率器件，SiC封裝和模塊，以及高開關(guān)頻率SiC器件的應(yīng)用創(chuàng)新等產(chǎn)業(yè)化技術(shù)方面的最新進(jìn)展。其中包含了大尺寸SiC單晶生長技術(shù)，基于商用SiCMOS生產(chǎn)線的SiC功率器件制備新工藝，SiC二極管的新結(jié)構(gòu)與新工藝，SiCMOSFET的超級結(jié)結(jié)構(gòu)、FinFET結(jié)構(gòu)、高k介質(zhì)柵與可靠性技術(shù)，SiCIGBT和SiCGTO的n溝道新器件及載流子壽命增強新工藝，SiC功率模塊的設(shè)計與新裝聯(lián)工藝，SiC功率器件應(yīng)用的新拓?fù)浣Y(jié)構(gòu)，柵極驅(qū)動電路與抑制寄生效應(yīng)的新技術(shù)等。分析和評價了SiC電力電子學(xué)產(chǎn)業(yè)化的發(fā)展態(tài)勢。s趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================C0引言以Si金屬－氧化物－半導(dǎo)體場效應(yīng)晶體管(MOSFET)、Si絕緣柵雙極晶體管(IGBT)和二極管為代表的Si電力電子學(xué)，以其優(yōu)良的材料質(zhì)量、易于加工、可低成本大規(guī)模生產(chǎn)和可靠性高等術(shù)，雖然目前仍在緩慢發(fā)展，但經(jīng)過30余年，器件性能已經(jīng)接近Si材料的極限。電動汽車、光伏、風(fēng)能綠色能源、智能電網(wǎng)等新的電力電子應(yīng)用的發(fā)展，迫切要求電力電子器件在性能上更新?lián)Q代。而寬禁帶半導(dǎo)體SiC電力電子器件與Si同類器件相比，具有更高的關(guān)斷電壓、低一個數(shù)量級的導(dǎo)通電阻、更高工作頻率和更高的功率密度。在21世紀(jì)初，4H-SiC極管(SBD)已開始商用化，(GTO)等功率器件尚處于研究和開發(fā)中，同時SiC新一代電力電子學(xué)的應(yīng)用創(chuàng)新也有了快速的發(fā)展。隨著電動汽車等綠色能源產(chǎn)業(yè)化的進(jìn)展，人們開始推動SiC電力電子學(xué)產(chǎn)業(yè)化的發(fā)展，克服制約其發(fā)展的瓶頸:如成本、強度和長期可靠性以及應(yīng)用的生態(tài)，在大尺寸SiC單晶，低成本SiC功率器強度及可靠性更高的器件、封裝和模塊，發(fā)揮SiC電力電子學(xué)優(yōu)勢的應(yīng)用創(chuàng)新等產(chǎn)業(yè)化技術(shù)方面已獲得長足進(jìn)步。本文綜述了SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的發(fā)展和未來發(fā)展趨勢，介紹了SiC電力電子技術(shù)的最新進(jìn)展。為了不斷降低SiC器件的成本和加快SiC材料的產(chǎn)業(yè)化，增大SiC單晶的直徑是SiC單晶生長技C變，6英寸的SiC襯底逐漸成為近期市場的主流，入量產(chǎn)。近兩年大尺寸SiC單晶生長的技術(shù)創(chuàng)新向方向發(fā)展。占世界SiC晶圓市場約60%的美國Cree公司為了適應(yīng)未來電動汽車和5G通信的發(fā)展，2019年5月宣布未來5年將投資10億美元(其中4.5億的產(chǎn)能相比，2024件)、SiC晶圓的產(chǎn)能將分別擴大到30倍。屆時6英寸的SiC晶圓產(chǎn)能將提高18倍(按晶圓片面積圓樣品的制備，到2024年8英寸晶圓將實現(xiàn)量產(chǎn)。為了充分實現(xiàn)SiC基器件的優(yōu)良性能，高質(zhì)量SiC單晶的生長和晶圓是關(guān)鍵技術(shù)。2019年，天科合達(dá)半導(dǎo)體公司的C.J.Liu等人[2]報道了高質(zhì)量的4英寸、6英寸的n型和半絕緣SiC單晶的大規(guī)模生產(chǎn)。據(jù)統(tǒng)計，該公司實現(xiàn)了單晶中微管密度低于0.5cm－2，以及n型和半絕緣SiC單晶的電阻率分別低于0.02Ω·cm和108Ω·cm。通過采用高溫沉積(HTCVD)方法生產(chǎn)150mm襯底可進(jìn)一步降低SiC單晶的生產(chǎn)成本。人們注意到隨著SiC晶體直徑的增加，由于晶錠應(yīng)力的增加會形成更多的裂縫，通過控制晶體中的溫度分布，可以減SiC襯底降低了成本，并通過對生長爐內(nèi)部結(jié)構(gòu)的設(shè)計減小單晶徑向的溫度差，最終減少了可導(dǎo)致形成裂縫的應(yīng)力。為了繼續(xù)滿足對150mmSiC襯底不斷增長的需求量，使用兩種方法對采用SiC標(biāo)準(zhǔn)物理氣相傳輸(PVT)法的晶體生長工藝進(jìn)行了調(diào)整，其目的是增加晶體的高度而不影響晶體質(zhì)量或制備工藝周期，這兩種方法均涉及封裝設(shè)計的調(diào)gmm4H-SiC晶體生長的研究進(jìn)展。通過調(diào)整PVT單元配置，使n型4H-SiC單晶的生長速率增加40%，趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================并分析了生長速率增加對制備的150mm晶圓的弓度、扭曲和位錯密度的影響。分析結(jié)果表明，雖然生長速率增加40%后，未發(fā)現(xiàn)對晶圓彎曲和變形有顯著影響，但偶爾觀察到晶圓局部失去了平面結(jié)構(gòu)的穩(wěn)定性。彈性模量和電阻率的測量結(jié)果表明機械剛度與氮濃度呈非線性關(guān)系。通過X射線形貌學(xué)(XRT)成像和KOH腐蝕坑的分析證實，由于軸向生長速率的增加而沒有形成額外的基面位錯(BPD)缺陷。CTSD(TED)會導(dǎo)致SiCSBD的反向漏電流，基面位錯會對外延工藝過程中堆積層錯的生成產(chǎn)生影響，導(dǎo)致SiC雙極型pin二極管的正向壓降漂移。因此，為了制造性能更高的器件，有必要在SiC單晶襯底上進(jìn)一步減小位錯缺陷的密度。2020年，河北省低位錯缺陷的6英寸n型SiC單晶的生長。通過優(yōu)化生長工藝和溫度場分布，在PVT生長時采用略凸的溫度場分布，所生長的6英寸n型SiC單晶的0×103cm－2。具有低缺陷密度的高質(zhì)量SiC外延層需要生長在具有低晶體缺陷和低參數(shù)是至關(guān)重要的，以便在生長步驟及冷卻至室溫的步驟中減少殘余應(yīng)力的形成，以及減小最后SiC晶圓產(chǎn)品的翹曲和缺陷密度。2020年，韓國先進(jìn)技術(shù)研發(fā)中心的J.Park等人[6]報道了采用收縮率更高的粘接劑，使籽晶與支架在冷卻過程中分離，最終得到6英寸4H-SiC單晶的方法，該方法制備的SiC單晶的變形值和搖擺曲線值均小于采用傳統(tǒng)方法制備的SiC單晶。該研發(fā)中心還通過調(diào)整生長爐的熱區(qū)設(shè)計，包括SiC籽晶夾具的新設(shè)計和新材料，以減小SiC晶錠生長時的應(yīng)力和減小6英寸SiC晶圓的翹曲。在大規(guī)模生產(chǎn)Si器件的加工線上制造SiC器件，可利用其規(guī)模經(jīng)濟(jì)，成為降低SiC器件成本的的再利用，生產(chǎn)SiC功率器件所需的投資相對較小，僅需在加工線上補充支持獨特的SiC工藝，如高溫注入和退火、歐姆接觸的形成、背后處理等工藝的設(shè)備。該技術(shù)路線經(jīng)北卡羅來納州立大學(xué)(NCSU)的研究開發(fā)，已在6英寸加工線上生產(chǎn)整流器)和JBSFET、15V驅(qū)動電壓的600V4H-整流器，以及在4英寸加工線上生產(chǎn)的3.3kV4H-2015年NCSU承擔(dān)了在X-Fab加工線上開發(fā)制造功率FET和JBS整流器的工藝流程，以鼓勵更多的公司在美國本土生產(chǎn)器件。2018，該大學(xué)的SiC電子器件的工程化工藝。該工藝制備SiCMOS-FET功率器件需10塊掩模版，用于包含對準(zhǔn)掩模、p基區(qū)注入、邊緣終端結(jié)終端擴展(JTE)、p接+Si)、插入層介質(zhì)、歐姆接觸及肖特基金屬化、頂層金屬化和鈍化等工藝流程。采用該工藝在X-Fab加工線上成功制造了1.2kV額定電壓的最先進(jìn)的器)，其中BiDFET是四端雙向功率開關(guān)，單片集成了兩個JBSFET器件。此外，還成功實現(xiàn)將JBSJBSFET器件，節(jié)省了約40%的芯片面積，并減少了對使用該工藝制造這些功率器件進(jìn)行了工藝確認(rèn)。Si商業(yè)加工線上制造了柵氧化層厚度減小至27nm報道的同類器件的一半，證明了減小柵氧化層厚度的SiCMOSFET可以在較低的柵電壓下工作，與SiIGBT柵驅(qū)動電壓(15V)兼容。該器件采用平面柵極－反型溝道結(jié)構(gòu)的SiC功率FET，柵氧化層厚學(xué)開發(fā)的PRESiCETM工藝制備。該器件的高頻品質(zhì)因子(HF-FOM)首次超過600VP7Si商用Cool-MOSTM產(chǎn)品，統(tǒng)計參數(shù)分布數(shù)據(jù)和晶圓級的測量圖證明該器件具有優(yōu)秀的成品率和一致性。在需要更高工作頻率的應(yīng)用中，SiC功率器件將取代SiIGBT以減小無源電路元件的尺寸、質(zhì)量和成本。SiC功率器件商用化的最大障礙是其高生產(chǎn)成本。趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================通過采用已經(jīng)升級到具有制造SiC器件特有工藝步驟的量產(chǎn)Si加工線，可以減少制造該類器件的生6英寸商業(yè)加工線制造SiC功率器件的第三代PRESiCETM技術(shù)。該技術(shù)由NCSU在6英寸的商業(yè)流器和功率場效應(yīng)管。該技術(shù)通過三個連續(xù)批工藝流片而獲得確認(rèn)。晶片測量圖和參數(shù)分布結(jié)果表明，所制造器件的性能在晶片內(nèi)、在同一批次的晶片與晶片之間、在批次與批次的晶片之間均具有良好的一致性。采用該技術(shù)制造器件的總成品率超過90%。由p區(qū)屏蔽的肖特基接觸所組成的高電壓+關(guān)損耗而具有超過硅pin二極管的性能優(yōu)勢。設(shè)計該器件時，通過JBS單胞設(shè)計的優(yōu)化可實現(xiàn)低的導(dǎo)通壓降和減小在反向偏置電壓下的泄漏電流。2020年，該大學(xué)的A.Agarwal等人[10]又報道了在6英JBS整流器。模擬結(jié)果表明，p離子注入的橫向延+伸結(jié)構(gòu)增加了JBS整流器的導(dǎo)通電阻，減小了泄漏Ni或Ti的肖特基接觸的4H-SiCJBS整流器，其關(guān)斷電壓均為2.3kV，在150℃下仍具有優(yōu)異的導(dǎo)通壓降性能和較低的泄漏電流。PRESiCETM技術(shù)以外，許多外包制造器件的設(shè)計公司還需要除X-Fab以外的其他SiC功率器件加工五代PRESiCETM技術(shù)在4英寸商業(yè)加工線制造了3.3kV4H-SiC平面柵MOSFET。他們成功地制造種類型器件的電特性進(jìn)行了比較。當(dāng)器件的關(guān)斷電壓為3.3kV時，積累溝道MOSFET的比導(dǎo)通電阻導(dǎo)通電阻是理想值的3倍，與目前最先進(jìn)的技術(shù)一容測試值相近。SiC功率FET的高頻性能可以用成品率數(shù)據(jù)表明，柵－源短路是限制成品率的主要因素。廣泛使用SiC功率器件的先決條件是其要具有更好的性能、更高的可靠性和強度，為此人們對SiC二極管和SiCMOSFET這兩種主流電力電子器件的性能、可靠性和強度的關(guān)鍵技術(shù)進(jìn)行了攻關(guān)。同時對更大電流和更高擊穿電壓的SiCIGBT和SiCGTO進(jìn)行了研究開發(fā)。iC雖然SiC二極管已進(jìn)入商用多年，但其創(chuàng)新仍然在繼續(xù)。為了適應(yīng)SiC電力電子產(chǎn)業(yè)化發(fā)展的要求，SiC二極管向更高性能、更高可靠性和更高強度方向繼續(xù)發(fā)展。近兩年在實現(xiàn)更高性能方面的技術(shù)創(chuàng)新有:肖特基二極管與pin二極管組合的新結(jié)構(gòu)、浮動結(jié)JBS二極管結(jié)構(gòu)、JBS整流器的溝槽浮動限制環(huán)結(jié)構(gòu)、pin二極管的浮動p型埋層區(qū)結(jié)構(gòu)、階躍恢復(fù)二極管。在實現(xiàn)更高可靠性方面的技術(shù)創(chuàng)新有:建立多芯片并聯(lián)的混合pin肖特基(MPS)二極管模塊的壽命模型;采用再復(fù)合增強緩沖層結(jié)構(gòu)以抑制pin二極管的雙極退化。在實現(xiàn)更高強度方面的技術(shù)創(chuàng)新有:為提高抗雪崩能力和魯棒性，抗浪涌電流的能力，對MPS二極管的等離子體擴散層結(jié)構(gòu)的設(shè)計，SiC雪崩二極管的臺面結(jié)構(gòu)的設(shè)計及JBS二極管的同心六邊形陽極布局的設(shè)計。列的第五代肖特基二極管結(jié)構(gòu)，該結(jié)構(gòu)為肖特基二極管與pin二極管的組合，在n型摻雜區(qū)上面增加了p型摻雜的窗口，可同時結(jié)合兩種二極管的優(yōu)點于一身。器件正常工作時肖特基二極管導(dǎo)通，因為肖特基二極管沒有反向恢復(fù)過程，所以器件可以工作在非常高的頻率下;當(dāng)導(dǎo)通大電流時，因為pin二極管的正向壓降小于肖特基二極管，此時pin二極管導(dǎo)通，可獲得更低的正向電阻從而允許大電流下，器件襯底可以做得非常薄，以降低正向壓降，增加熱傳導(dǎo)性。該CoolSiCTM肖特基二極管相比于前代產(chǎn)品，導(dǎo)通損耗降低了30%。與此同時，其具有業(yè)界最優(yōu)的抗浪涌電流能力，大約為額定電流趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================的14倍。傳統(tǒng)結(jié)構(gòu)的SiCJBS需要在擊穿電壓和比導(dǎo)通電阻之間進(jìn)行權(quán)衡，限制了器件性能的進(jìn)一步改善。為了解決這個問題，浮動結(jié)(FJ)的結(jié)構(gòu)被用于SiC功率二極管。該新結(jié)構(gòu)可以調(diào)節(jié)漂移區(qū)的電場分布，在保持比導(dǎo)通電阻不變的情況下大幅改善擊穿電壓。2020年，西安電子科技大學(xué)的二極管。該器件的外延層厚度為30μm，摻雜濃度為6×1015cm－3，F(xiàn)J結(jié)構(gòu)位于外延層的中間。該器件的擊穿電壓和微分導(dǎo)通電阻分別為3.4kV和5.67mΩ·cm2，與傳統(tǒng)的JBS相比，其擊穿電壓提高了33.3%，比導(dǎo)通電阻僅上升了6.2%，相應(yīng)得更好的反向性能，終端結(jié)構(gòu)設(shè)計對于4H-SiC功率器件非常重要，因為其可緩解結(jié)曲率效應(yīng)。常用的浮動限制環(huán)(FLR)終端結(jié)構(gòu)會降低工藝寬容度，在器件中占用的區(qū)域更大，而溝槽FLR無需任何額外的制造工藝，同時可有效提高器件擊穿電用于4H-SiCJBS整流器的溝槽FLR的特點和魯棒性。實驗結(jié)果表明，與平面FLR相比，第一環(huán)間距窗口的終端效率超過平行平面的80%。模擬結(jié)果表明，溝槽FLR的設(shè)計存在一個最優(yōu)的槽深度，而較小的槽側(cè)壁角可實現(xiàn)更均勻的表面電場。與具有相同擊穿電壓的平面FLR相比，槽深度為0.5μm和1.0μm的溝槽FLR可以分別節(jié)省約應(yīng)力測量結(jié)果表明，對于擊穿電壓的漂移，溝槽FLR終端結(jié)構(gòu)具有更好的魯棒性。由于受電導(dǎo)調(diào)制效應(yīng)的影響，SiCpin二極管在先進(jìn)的脈沖功率、高功率轉(zhuǎn)換和電網(wǎng)系統(tǒng)等設(shè)備中的應(yīng)用十分具有吸引力，其能同時處理大電流和J.M.Luo等人[15]報道了一種獨特的4H-SiCpin二極管以提高正向?qū)芰?。其結(jié)構(gòu)特點是在30μm厚的n型漂移層中增加了一個浮動p型埋層區(qū)，使得陽極區(qū)域邊界附近的電場增強，從陽極區(qū)域注入的載流子數(shù)量增加。仿真結(jié)果表明，在5V正向電壓下，具有p型埋層區(qū)的pin二極管的正向電流密度比傳統(tǒng)pin二極管高28.8%，同時其擊穿電壓可達(dá)4350V。漂移階躍恢復(fù)二極管(DSRD)是專為啟動開關(guān)而設(shè)計的，可以將納秒脈沖高電壓換相進(jìn)入負(fù)載?；贒SRD的納秒高壓脈沖發(fā)生器可以滿足超寬頻雷達(dá)、激光驅(qū)動、材料改性和生物研究的需求。SiCDSRD比Si的同類器件具有更高的開關(guān)電壓和更快的電壓上升速率。2020年，該大學(xué)的R.Z.Sun等人[16]報道了用于納秒高壓緊湊型高重復(fù)率脈沖發(fā)生器的10kV4H-SiCDSRD。該器件蝕以及多路兩級銳化電路，實現(xiàn)了基于SiCDSRD的高效緊湊的納秒高壓脈沖發(fā)生器。該器件的關(guān)斷下導(dǎo)通電流為12.6A。高壓脈沖發(fā)生器的最大輸在功率模塊中芯片布局和位置所產(chǎn)生的差異會影響模塊的熱機械性能，進(jìn)而影響功率循環(huán)性能，并使廣泛用于標(biāo)準(zhǔn)功率模塊的壽命模型(如CIPS08模型)失去其有效性。2020年，德國不萊梅大學(xué)的F.Hoffmann等人[17]對由多個芯片并聯(lián)的1700VSiCMPS二極管模塊的功率循環(huán)性能和壽命進(jìn)行了測試和估算。在不同的溫度變化下對功率模塊進(jìn)行了多次功率循環(huán)試驗，試驗條件為:負(fù)載機理為芯片焊料層退化。結(jié)果顯示，模塊性能低于CIPS08壽命模型(失效的功率循環(huán)次數(shù)和結(jié)溫變化的關(guān)系曲線)的預(yù)測，在增加一個0.32的倍數(shù)在60~100K溫度變化范圍內(nèi)正確反映測試結(jié)果。雙極退化是嚴(yán)重阻礙4H-SiC雙極型器件發(fā)展的一種缺陷。在電子－空穴復(fù)合條件下，該缺陷來自于基面位錯的肖特基型堆積層錯的延伸。2020年，中國科學(xué)院蘇州納米技術(shù)與納米仿生研究所的T.Ju等人[18]通過生長再復(fù)合增強緩沖層以抑制4H-SiCpin二極管的雙極退化。該方法的目的是防止少數(shù)載流子空穴到達(dá)外延層/襯底界面，因為該界面存在高密度的基面位錯片段。制備了具有N摻或Ti、N共摻緩沖層的4H-SiCpin二1h的測試，結(jié)果表明具有Ti、N共摻緩沖層的二極管的正向壓降的穩(wěn)定性得到了較大的提高。SiCMPS二極管的抗浪涌電流性能優(yōu)于SiCJBSp區(qū)結(jié)構(gòu)增+強了少數(shù)載流子注入。與肖特基二極管相比，這種趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================缺乏對SiCMPS和JBS二極管雪崩魯棒性的評估與研究，雪崩能力與結(jié)構(gòu)設(shè)計之間的相關(guān)性尚不清崩能力，發(fā)現(xiàn)寬p+區(qū)的寬度(W)對器件的雪崩能力有很大的影響。實驗結(jié)果表明，當(dāng)W為3~8μm時器件雪崩能力隨著W增加而增加;當(dāng)W超過8μm時雪崩能力則會下降。TCAD模擬結(jié)果表明，器件在雪崩條件下的電場集中于pn結(jié)的拐角處，導(dǎo)致雪崩電流集中和電流分布不平衡的問題。加而下降，當(dāng)W超過8μm時電流的不均勻系數(shù)會增加，與實驗結(jié)果一致。制備了一個具有最優(yōu)設(shè)計作續(xù)流二極管，與功率開關(guān)晶體管(MOSFET或SiIGBT)并聯(lián)使用。當(dāng)開關(guān)工作在具有未鉗位的電感負(fù)載情況下，會發(fā)生雪崩事件，為此續(xù)流二極管將承受高電壓和大電流，由能耗引起的過溫會導(dǎo)致二極管的雪崩可靠性。2020年，該大學(xué)的L.Liu等人[20]還研究了1200VSiCJBS二極管的單脈沖雪崩魯棒性并進(jìn)行了分析。采用未鉗位的電感開關(guān)電路進(jìn)行檢測以獲得器件的雪崩能力，發(fā)現(xiàn)p+區(qū)之間間距較窄的JBS二極管展現(xiàn)出更高的雪崩魯棒)。仿真分析表明，在雪崩模式中存在電流的聚集，且隨著p+區(qū)間距的增集和不平衡的電流分布，并導(dǎo)致有效功耗面積的減小和更高的結(jié)溫，這對器件的雪崩魯棒性是不利啟電壓是決定MPS二極管的抗浪涌電流能力的關(guān)鍵因素。然而，由于MPS二極管中各個單胞同時包含pn結(jié)和肖特基結(jié)，該結(jié)論并未考慮每個單胞中的不平衡電流分布。另外，一個MPS二極管結(jié)構(gòu)中包含兩種類型的p+區(qū)(窄的和寬的)，當(dāng)pn電壓要高得多，這可能加劇不平衡電流分布并削弱器件的抗浪涌電流和能量的能力。為此，2020年，MPS二極管，引入了等離子體擴散層的新穎的結(jié)構(gòu)設(shè)計，可以顯著提高器件抗浪涌電流的能力。等離子擴散層能將雙極電流從寬p區(qū)分散到其他部+分，并能改善在浪涌電流條件下器件中不平衡的電流分布。結(jié)果表明，相比傳統(tǒng)的六邊形設(shè)計，采用新結(jié)構(gòu)設(shè)計的器件，其最大允許通過能量增加了%，并使器件的抗浪涌電流能力提高了10%。功率器件的開關(guān)速度非常快，以至于由寄生電感所感生的浪涌電壓變得難以忽視。將Si雪崩二極管用于重型緩沖器電路作為浪涌抑制器是不錯的選擇，但由于高壓區(qū)域的空間電荷電阻的快速增加，器件的鉗位電壓被限制在300V。為了突破這構(gòu)的SiC雪崩二極管實現(xiàn)浪涌吸收。為了評估該器件的浪涌吸收能力，施加的開關(guān)電流為100A，對應(yīng)于直徑0.6mm的二極管的電流密度為kAcm果表明，即使對于這樣較大的電流密度，該器件仍成功實現(xiàn)了浪涌吸收而并無損壞。通過減小SiCMOSFET和SiC雪崩二極管之間的雜散電感，如采用共組裝結(jié)構(gòu)，對于發(fā)生高速開關(guān)事件時器件實現(xiàn)優(yōu)秀的浪涌吸收性能是至關(guān)重要復(fù)電荷極少，因而具有接近于零的開關(guān)損耗，是用于功率因子校正(PFC)電路的理想器件。然而，PFC電路的輸入級通常會承受到高浪涌電流事件，因此每一個功率器件抗高浪涌電流的強度對于整個變換器的安全和效率是至關(guān)重要的。2020年，英20A4H-SiCJBS整流器承受單次和重復(fù)的浪涌電流事件時，器件的陽極布局對其性能的影響。通過2D/3D有限元模擬，結(jié)果表明，無論熱網(wǎng)絡(luò)如何，器件采用陽極同心六邊形布局設(shè)計在單次和重復(fù)的浪涌電流實驗中都顯示出優(yōu)越性能。這一結(jié)果可由圍繞內(nèi)部和外部環(huán)的電流和靜電勢電壓來解釋，后者是對早期的雙極模式激活的響應(yīng)。選擇不同的陽極布局可以改善器件關(guān)態(tài)的泄漏電流，由于同心六邊形布局設(shè)計使器件性能在導(dǎo)通損耗和抗浪涌電流的能力之間得到了最好的折中，使其優(yōu)于基于條狀布局的設(shè)計。SiCMOSFET比SiC二極管進(jìn)入工程應(yīng)用晚10年，其進(jìn)入產(chǎn)業(yè)化的關(guān)鍵技術(shù)攻關(guān)更加活躍，在提趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================高性能、可靠性和強度三方面的創(chuàng)新研究都有較大進(jìn)展。近兩年在提高性能方面的技術(shù)創(chuàng)新有:具有綜合性能優(yōu)勢的CoolSiCTMMOSFET中優(yōu)化的先進(jìn)溝槽工藝和快速內(nèi)部續(xù)流二極管;可改善比導(dǎo)通電阻的多種超結(jié)與鰭式場效應(yīng)晶體管(FinFET)的，如3.3kV4H-SiCMOSFET的漂移層半超級結(jié)的結(jié)構(gòu)，4.5kVSiCMOSFET的電荷平MOSFET深p層設(shè)計，基于FinFET效應(yīng)的55nm超窄體SiCMOSFET和三柵SiCMOSFET;在改善穩(wěn)定性方面有高k柵極介質(zhì)和具有優(yōu)越的閾值電壓VSiCMOSFET化的最先進(jìn)的溝槽工藝，可實現(xiàn)目前為止最低的應(yīng)行可靠性。CoolSiCTM單管產(chǎn)品采溝槽技術(shù)可實現(xiàn)靈活的參數(shù)設(shè)置，并籍此在相關(guān)產(chǎn)品組合中實現(xiàn)針對具體應(yīng)用的特性，如柵源電壓、雪崩規(guī)格、短路能力或適用于硬開關(guān)的內(nèi)部的體二極管。該類器件適用于硬開關(guān)和諧振開關(guān)拓?fù)?，即使橋接拓?fù)渲嘘P(guān)斷電壓為零時，MOSFET出色的寄生導(dǎo)通抗擾度也可在低動態(tài)損耗方面樹立基準(zhǔn)。而無需外加二極管即可實現(xiàn)硬開關(guān)。得益于先進(jìn)的溝槽設(shè)計，該器件具有優(yōu)異的開關(guān)損耗和導(dǎo)通損耗以及卓越的短路能力和較高的柵氧化層可靠性。阻的有效方法之一。隨著工藝技術(shù)的發(fā)展，研究人員也正在努力將超級結(jié)結(jié)構(gòu)引入4H-SiC基器件。等人[25]報道了具有低導(dǎo)通電阻和開關(guān)損耗的3.3kV4H-SiC半超級結(jié)MOSFET，其漂移層由超級結(jié)和n型的底部輔助層(BAL)組成。模擬結(jié)果在器件動態(tài)特性方面，半超級結(jié)結(jié)構(gòu)的器件具有最耗(118.1μJ)。SiC超級結(jié)技術(shù)可以克服單極型道采用多層外延生長和溝槽再填充的方法在SiC漂移層中形成深p型和n型柱，此外還有一種采用新型電荷平衡漂移層(CB)架構(gòu)作為超級結(jié)的替代解決方案。2020年，美國通用電氣公司研究中心4.5kVSiC電荷平衡MOSFET，其在25℃下的比導(dǎo)通電阻為10mΩ·cm2(比SiC單極型器件的極限值低20%)。該器件采用一個獨特的可擴展的漂移層架構(gòu)(在漂移區(qū)中形成三層p型埋層的電荷平衡區(qū))用于高壓開關(guān)，以替代超級結(jié)器件結(jié)構(gòu)的解決方案。測試結(jié)果表明，該器件在2.8kV和正向電流密度為50A/cm2條件下成功實現(xiàn)雙脈沖為了具有穩(wěn)定的雪崩擊穿性能，器件終端的擊穿電壓應(yīng)高于有源區(qū)的擊穿電壓以便分散擊穿電流。但SiC超級結(jié)器件的終端設(shè)計鮮見報道，因為需要對p區(qū)或n區(qū)尺寸進(jìn)行更精確的控制，通過大學(xué)和技術(shù)國家研究所(AIST)的T.Masuda等MOSFET的具有較強工藝魯棒性的終端設(shè)計?；陔s漂移層和電流分散層(摻雜濃度超過1×1017cm－3)，采用了雙減少表面結(jié)終端擴展(DR-JTE)結(jié)構(gòu)作為該器件的新終端。模擬結(jié)果表明，JTE等終端相比較，具有優(yōu)越的擊穿能力和極強的工藝魯棒性，可用于所有具有高摻雜濃度的4H-SiC超級結(jié)器件。超級結(jié)結(jié)構(gòu)可以更有效地減小具有厚的漂移層的高電壓類SiCMOSFET的比導(dǎo)通電的SiCSJMOSFET中實現(xiàn)了超低的比導(dǎo)通電阻，該器件具有全超級結(jié)結(jié)構(gòu)，在室溫下比導(dǎo)通電阻為趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================mcm抑制注入水平，該器件在室溫和175℃下具有較少的反向恢復(fù)電荷?；谶@些優(yōu)勢，該超級結(jié)器件用于半橋同步整流時具有優(yōu)異的總功率損耗性能。SiCMOSFET的發(fā)展需解決兩個問題。其一是器件的溝槽結(jié)構(gòu)比Si器件的更復(fù)雜，其氧化層內(nèi)的電場強度較高，且器件的小型化和性能的進(jìn)一步提高也會出現(xiàn)JFET電阻增加的問題。其二是SiC器件有很大的漏源泄漏電流，這是由于襯底缺陷、本豐田汽車公司的H.Takaya等人[29]報道了在高溫下具有低比導(dǎo)通電阻的4H-SiC溝槽MOSFET，該采用自對準(zhǔn)工藝在溝槽之下形成2.4μm間隔的深p型層(接地電位)結(jié)構(gòu)。該底部p型層承受了電場使得高電場強度不會施加于柵氧化層，從而確保了柵氧化層的可靠性。通過增加p區(qū)的深度，漏源的擊穿電壓也得到提高。通過在體p型層下方增加一個n型層(n型電流分散層)使體p型層與底p型層之間的JFET電阻下降。同時采用了雙漂移外延層結(jié)構(gòu)減小底部p型層之間的JFET電阻。為了減小漏源泄漏電流，減少高電場部分的離子注入缺陷數(shù)量十分重要。實驗結(jié)果表明，該器件的擊穿電m·cm2和2.04mΩ·cm2，閾值電壓為的降低與器件的SiC/柵介質(zhì)層的界面質(zhì)量密切相關(guān)，需要對其進(jìn)行重大的改進(jìn)以解決過低的反型溝采用熱氧化生長的SiO2柵氧化層。由于寬帶隙的SiC和存在于界面的C原子，該氧化工藝會產(chǎn)生較陷阱密度的常用策略是采用后氧化退火工藝提高溝道遷移率。然而，這些基于NxO的退火工藝會導(dǎo)致閾值電壓不穩(wěn)定。2020年，瑞士ABB電網(wǎng)有限率SiCMOSFET。采用高k柵堆棧技術(shù)顯著降低了界面態(tài)密度，使該器件具有優(yōu)異的閾值電壓穩(wěn)定性。研究結(jié)果表明，在靜態(tài)特性表征中作為起始柵電壓及柵壓掃描速率的函數(shù)的閾值電壓幾乎沒有發(fā)生漂移。此外，器件的動態(tài)開關(guān)測試結(jié)果顯示在初始柵電壓大于－12V的條件下，閾值電壓幾乎沒有發(fā)生變化。SiCMOSFET的一個重要缺點是在柵氧化層和體SiC之間的電子遷移率極低。4H-SiC的體遷移率約為1000cm2·V－1·s－1，器件溝道遷移率較低是由于電子俘獲、庫侖散射、表面粗糙度散射和聲子散射等限制因素造成的。為了減少由高界面態(tài)密度引起的載流子散射，采用了各種工藝，如化后氮化。盡管這些工藝可在某種程度上降低界面態(tài)密度水平，但界面上的高橫向電場仍然限制了溝TKato人[31]報道了基于FinFET效應(yīng)的55nm超窄體SiCMOSFET。該器件具有水平傳導(dǎo)的橫向溝槽，采用一個被溝槽壁夾在中間的超窄體(UNB)溝道設(shè)p溝道的體寬度設(shè)計得非常狹窄，以避免在其體內(nèi)形成任何耗盡區(qū)。該結(jié)構(gòu)類似于SiFin-FET，器件溝道區(qū)的體寬度為55nm。由于溝道中能帶的彎曲形成橫向電場，當(dāng)溝道兩邊的柵完全對稱時，在體反型中心的橫向電場的理想值為零，即在溝道中間來自每個邊柵的電場相互抵消，使遷移率得到了改善。在漏源電壓為30V的條件下，該器件與傳統(tǒng)MOSFET的漏極電流分別為1.27μA和0.11μA。UNB結(jié)構(gòu)使載流子的遷移率顯著增MOS反型層的電子遷移率約為Si的1/10，這嚴(yán)重限制了阻斷電壓低于約1000V的SiC功率MOSFET的等人[32]報道了三柵MOSFET:一種新的垂直結(jié)構(gòu)的4H-SiC功率晶體管，其具有多個亞微米FinFET溝道。該FinFET結(jié)構(gòu)增加了MOS反型層的載流寬度而不增加器件面積，從而減小了溝道比電阻。該結(jié)構(gòu)特別適合于SiC器件，通過該結(jié)構(gòu)性的新設(shè)計可使溝道比電阻減小至傳統(tǒng)平面雙擴散MOSFET提高SiCMOSFET可靠性的技術(shù)進(jìn)步和創(chuàng)新主要包括:柵氧化層優(yōu)化、功率循環(huán)試驗影響因子的確定、短路特性和魯棒性、抗浪涌電流和抗雪崩強度的提高等。其中對于柵氧化層可靠性的研究與技術(shù)創(chuàng)新有:器件性能和柵氧化層保護(hù)之間的折中設(shè)趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================MOSFET;柵氧化層在正、負(fù)柵偏置在階梯形遞增條件下的可靠性。影響SiCMOSFET可靠性的一個關(guān)鍵參數(shù)是柵電壓。一方面，選擇高的柵電壓可減小導(dǎo)通電阻并改善器件的導(dǎo)通性能;另一方面，高柵電壓會導(dǎo)致柵氧化層中應(yīng)力更高，可能使器件壽命減少。減小柵電壓可能會增加?xùn)叛趸瘜拥膲勖?，但器件的性能會受影響，兩者必須折中考慮。2020年，英國華MOSFET的性能及柵氧化層保護(hù)之間的折中設(shè)計。電壓降額10%將使導(dǎo)通電阻增加10%，導(dǎo)通開關(guān)能量平均增加7%，而關(guān)斷開關(guān)能量不受影響。SiCMOSFET的導(dǎo)通損耗具有低溫度敏感性，由于柵電壓降額引起的結(jié)溫上升是微不足道的，不像Si器件，其導(dǎo)通電阻隨溫度上升十分明顯。負(fù)載電流和開關(guān)頻率會影響柵電壓降額的有效性。減小柵驅(qū)動輸出阻抗能彌補高開關(guān)頻率下的柵電壓降額，減少總損耗，這對于保護(hù)柵氧化層和加強可靠性十分重要。2020年，美國北卡羅萊納層的器件在Vg=15V時，其比導(dǎo)通電阻比Vg=總開關(guān)損耗相同。在Vg=10V下的27nm器件的短路失效時間比Vg=20V下的55nm器件的更長(約為1.5倍)。通過將柵氧化層厚度從55nm減小到27nm，可以使器件在短路能力和比導(dǎo)通電阻之間得到更好的折中。在SiCMOS結(jié)構(gòu)中氧化層厚度的設(shè)計對于傳導(dǎo)損耗以及半導(dǎo)體功率器件的開關(guān)行為和整體的可靠性是至關(guān)重要的。2021年，RBMast等人[35]報道了梯形遞增的條件下，器件柵氧化層的可靠性。階梯形遞增柵偏壓(SSGB)試驗結(jié)果表明，1.2kV溝MOSFETV和－55V時，與應(yīng)力電壓極性相關(guān)。在正SSGB試驗的10個失效樣本中有三個特征為外在失效。具有平面柵氧化層結(jié)構(gòu)的1.2kVSiCMOSFET在兩種極性柵偏壓下達(dá)到失效時的電壓為39V，且沒有外TDDB之前發(fā)現(xiàn)器件閾值電壓顯著增加。閾值電壓的漂移將影響器件的輸出特性，對溝槽MOS結(jié)構(gòu)的影響更顯著，在擊穿前的中間測量中發(fā)現(xiàn)其漏極壽命時應(yīng)考慮由于源漏導(dǎo)通電阻增加引起的閾值電壓漂移，否則會導(dǎo)致預(yù)估壽命偏長。對6.5kV電壓等級的三個原型功率模塊進(jìn)行了正、負(fù)直流高溫HTGB試驗的3000h內(nèi)沒有一個試驗器件達(dá)到TDDB。在25V的正電壓應(yīng)力下無正偏壓溫度不穩(wěn)定性(PBTI)，在負(fù)柵偏置為－10V下也未觀察到由負(fù)偏壓溫度不穩(wěn)定性(NBTI)導(dǎo)致的大的漂移。在正SSGB試驗中施加39V柵電壓時，兩個半橋模塊系統(tǒng)均發(fā)生了TDDB，表明來自同一制造商的T化層厚度。在功率循環(huán)試驗方面的研究包括:熱應(yīng)力對SiC功率MOSFET性能退化的影響;器件設(shè)計對在不同溫度變化下器件功率循環(huán)能力的影響;短路退化對器件在加速循環(huán)試驗中的老化過程的影響。SiCMOSFET的可靠性是其被廣泛應(yīng)用的關(guān)鍵因素。研究人員對SiCMOSFET在循環(huán)試驗中出現(xiàn)的鍵合引線、焊料層和芯片的退化已開展了很多分析研究。SiCMOSFET在循環(huán)試驗中的失效機制對平均溫度(Tjm)和溫度擺幅(ΔTj)等熱應(yīng)力十分敏感，但不同的Tjm和ΔTj對芯片或封裝的退化en人[36]通過功率循環(huán)試驗研究了熱應(yīng)力對SiC功率MOSFET性能退化的影響。通過對鍵合引線阻抗和結(jié)－殼熱阻的監(jiān)控及老化過程的分析來評估Tjm和ΔTj對鍵合引線和焊料層老化的影響。在所設(shè)計的熱電應(yīng)力下，SiC芯片無退化。試驗結(jié)果表明，鍵合引線退化先于芯片焊料層和鍵合引線的剝離，可認(rèn)為是最終的失效機理;在更高的Tjm和ΔTj下，器件更容易失效并會以更快的老化速率退化;更高的Tjm和ΔTj都會減少壽命循環(huán)的次數(shù)。此外，還發(fā)現(xiàn)SiCMOSFET的壽命循環(huán)次數(shù)與ΔTj呈近似指數(shù)關(guān)系。通常認(rèn)為，SiCMOSFET的一些設(shè)計參數(shù)如芯片尺寸與厚度、鍵合引線的直徑與數(shù)量等對器件的功率循環(huán)能力均有影響。這些因素對Si器件的影響已在成熟的壽命模型中被量化。2020年，趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================設(shè)計對SiCMOSFET在不同溫度變化下的功率循環(huán)能力的影響。為此，他們采用兩種不同設(shè)計的器件在60~120K的溫度變化范圍內(nèi)進(jìn)行了多個功率循環(huán)試驗。結(jié)果顯示，雖然兩種器件有非常相似的額定電參數(shù)，但其表現(xiàn)出明顯不同的壽命曲線。功率循環(huán)的能力受設(shè)計的影響很大，兩種設(shè)計的失效周期對結(jié)溫波動的敏感性差異很大。芯片更薄、鍵合引線更粗的器件在高溫度波動時表現(xiàn)出較低的功率循環(huán)能力，但在低溫度波動時表現(xiàn)出更高的功率循環(huán)能力，溫度波動使得循環(huán)能力降低，而失效前的循環(huán)次數(shù)與ΔTj強相關(guān)。SiCMOSFET芯片具有較小的面積和較高的電流密度，給SiC基的電力電子轉(zhuǎn)換器的可靠性帶來巨大的挑戰(zhàn)。其中，SiCMOSFET的短路特性和魯棒性已逐漸引起研究者的關(guān)注，成為SiCMOSFET的重要研究內(nèi)容之一。在短路特性和提高魯棒性方面的研究和技術(shù)創(chuàng)新有:雙溝槽器件的短路失效機理研究;短路失效的軟、硬故障模式的功能分析和結(jié)構(gòu)表征;器件短路期間柵極和漏極泄漏電流的研究;載流子壽命對器件短路魯棒性的影響;SiC超級結(jié)MOSFET優(yōu)良的短路性能的分析;具有階梯形狀的p基區(qū)的4H-SiCMOSFET短路魯棒性的提高;可減輕器件短路退化的在SiO2/Al柵電極上采用銀燒結(jié)薄銅箔的前端封裝設(shè)計方法。道了650VSiC雙溝槽MOSFET的短路失效機理。實驗結(jié)果表明，該器件存在兩種主要的短路失效模式:柵氧化層破裂和熱失控的失效。當(dāng)直流母線電壓為200V時，器件出現(xiàn)由柵氧化層破裂引起的失效。當(dāng)漏源電壓增加到300V時，器件的損壞是由沿著柵的熱失控的失效引起的。柵氧化層破裂是短路實驗中常見的失效機理，與柵脈沖的長短無關(guān)。SiCMOSFET在大型市場中的應(yīng)用，包括惡劣工況和可靠性敏感的環(huán)境的需求迅速增長，如汽車和航空電子設(shè)備。在這些應(yīng)用中，尤其是在電力驅(qū)動的情況下，一個關(guān)鍵的可靠性要求是器件的短路承受進(jìn)行了功能分析和結(jié)構(gòu)表征。發(fā)現(xiàn)器件存在兩種短路失效模式:由漏極到源極的開路(FTO)造成的器件失效為軟故障模式，而由漏極到源極的短路MOSFET的特性使其在短路期間存在更高的電熱應(yīng)力水平，而器件與電熱有關(guān)的參數(shù)，如閾值電壓和導(dǎo)通電阻，存在離散性，因此，在并聯(lián)的多芯片結(jié)構(gòu)中可能發(fā)生相當(dāng)不均勻的退化，但單一芯片結(jié)構(gòu)也存在FTO類型的失效。研究結(jié)果表明，柵電流可有效監(jiān)控短路應(yīng)力下隨之發(fā)生的器件退化，評估損傷的積累，并判斷器件的退化是可逆的還是永久的;FTO與柵極結(jié)構(gòu)的退化密切相關(guān)，柵極和源極終端之間發(fā)生短路的區(qū)域相對遠(yuǎn)離有源胞。該研究成果與分立器件和多芯片功率模塊(包括多個并行連接的芯片)的應(yīng)用均相關(guān)。在SiCMOSFET的短路事件中，極端的溫度最終會引起顯著的漏極泄漏電流，該電流具有正溫度系數(shù)，一旦達(dá)到臨界值將會導(dǎo)致熱失控的發(fā)生。此外，在短路事件中也會出現(xiàn)柵極泄漏電流，其在柵電阻上產(chǎn)生的壓降會導(dǎo)致柵源電壓的大幅下降。2020年，德國多特蒙德T間的柵極和漏極泄漏電流進(jìn)行了研究，器件短路期間無法忽略的漏極泄漏電流最終將導(dǎo)致器件的損壞。在漏源電壓較低的工作點，還可以觀察到另一可表現(xiàn)為漏－源擊穿或柵－源介質(zhì)的退化。即使短路電流關(guān)斷之后，漏極泄漏電流的功耗仍足以引起器件局域溫度的增加，其結(jié)果是發(fā)生延遲的熱失控。第二種缺陷會影響柵介質(zhì)，發(fā)生短路時，在低漏源電壓下，柵極泄漏電流更加明顯。為了提高SiCMOSFET的短路強度，理解限制其短路能力的泄漏電流的相關(guān)物理機制十分必要。2020年，瑞世聯(lián)邦理工大學(xué)的B.Kakarla等人[41]研究了SiCMOSFET的短路魯棒性和載流子壽命。SiCMOSFET短路工作時會引起與其泄漏電流有關(guān)的熱失控。為此，該研究提出了器件在短路期間模擬泄Read-Hall(SRH)機理所導(dǎo)致的載流子壽命對SiCMOSFET的短路性能影響很大，其取決于外延層中的缺陷和工藝所引起的損傷。他們還研究了載流子壽命與溫度及電場的相關(guān)性，以及表面復(fù)合速度及由于快速短路保護(hù)技術(shù)的發(fā)展，使器件可能在其整必要考慮重復(fù)發(fā)生的短路事件對SiCMOSFET剩余趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================速循環(huán)試驗中對器件老化過程的影響。試驗采用1.0kV/22A的SiCMOSFET，在加速功率循環(huán)試驗過程中，增加不同次數(shù)的短路重復(fù)試驗，以對重復(fù)短路事件的影響進(jìn)行具體評估。試驗結(jié)果表明，柵極泄漏電流隨著短路重復(fù)次數(shù)的增加而增加。在功率循環(huán)試驗中，由短路退化引起的導(dǎo)通電壓越高，器件相比其初始條件會承受更高的溫度變化，為此老化過程會被加速且與短路的重復(fù)次數(shù)相關(guān)。在功率逆變器應(yīng)用如電機控制中，在發(fā)生過載或短路事件時功率開關(guān)器件必須具有能夠安全關(guān)斷的能力。在一般情況下，器件的短路能力會隨著比導(dǎo)通路性能，該器件具有1.2kV級的溝槽柵結(jié)構(gòu)。實驗結(jié)果表明，超級結(jié)結(jié)構(gòu)器件相比傳統(tǒng)U型槽MOSFET(UMOSFET)，可以更好地權(quán)衡比導(dǎo)通電阻與短路能力性能，尤其是在較高的溫度下間的距離更大，經(jīng)實驗證明了這一距離的增加可使器件短路能力有所提升。短路魯棒性數(shù)據(jù)可提供關(guān)鍵信息用于評估4H-SiCMOSFET柵極驅(qū)動電路的sMOSFET看，為了預(yù)留足夠的時間使柵極驅(qū)動器可對MOSFET進(jìn)行檢測和關(guān)斷，在額定電源電壓下SiCMOSFET必須至少有3μs的生存能力。因此，短路時間成為評估器件短路能力的標(biāo)準(zhǔn)。2020年，國芯半導(dǎo)體科技有限公司的X.X.Gao等人[44]對具有階梯形狀p基區(qū)的4H-SiCMOSFET的短路魯棒性進(jìn)行了研究。將階梯形狀p基區(qū)的結(jié)構(gòu)引入1200V的4H-SiCMOSFET，p基區(qū)的形狀和摻雜分布通過軟件工具優(yōu)化設(shè)計，p基區(qū)的第二階梯寬度為3μm、第二階梯的結(jié)深為2.1μm。將該結(jié)構(gòu)引入器件后，短路時間提高到4.7μs，比傳統(tǒng)結(jié)構(gòu)器件延長了Vp區(qū)結(jié)構(gòu)使SiC中最高溫度的位置向下移動了0.6μm，遠(yuǎn)離了柵氧化層，將柵氧化層中的最高溫度降低至38.7℃。該結(jié)構(gòu)的器件在175℃下的預(yù)期使用壽命中可以承受多次短路事件，非破壞性短路所引起的退化仍然不可避免，其表現(xiàn)為柵極泄漏電流增加及更高的導(dǎo)通電阻，這將會影響器件的長期可靠運行，因此，需要研究一個合理的方法來。仿真結(jié)果表明，在SiO2/Al柵電極上采用銀燒結(jié)薄銅箔的前端封裝設(shè)計，可以有效減輕這種短路退化。其原因主要有兩個方面:首先，較小的溫升可使鋁金屬化重組合較弱;其次，通過降低SiO2介質(zhì)的應(yīng)力減小其產(chǎn)生裂縫的風(fēng)險，進(jìn)而避免熔鋁流過裂縫，減小因柵極和源極之間形成導(dǎo)電路徑所導(dǎo)致的柵極泄漏電流增加的可能。在提高SiCMOSFET抗浪涌電流能力方面的研究和技術(shù)創(chuàng)新有:在多次浪涌電流應(yīng)力下器件的體二極管的雙極退化機理;商用器件的單脈沖和多次浪涌電流實驗的可靠性分析;可緩解由基面位錯引起的退化的集成肖特基整流二極管技術(shù);可消除雙極退化的嵌入低勢壘二極管的SiCMOSFET;可同時減小比導(dǎo)通電阻和延長短路時間的嵌入SBD的的體二極管和SiCSBD的抗浪涌電流能力的比較評體二極管的抗單脈沖浪涌電流強度的實驗研究;新D6.5kV器件的抗浪涌電流能力的影響。對于SiCMOSFET的短期可靠性問題，如短路、浪涌等，研究人員已進(jìn)行了大量的研究工作，但對其長期可靠性或器件退化的表現(xiàn)卻關(guān)注較少。SiCMOSFET通常工作在單極條件下，但當(dāng)電流通過體二極管時可能發(fā)生雙極退化。體二極管是一個pin二極管，在大電流下器件的工作機制為電導(dǎo)調(diào)浙江大學(xué)的Z.Y.Zhu等人[46]報道了在多次浪涌電流應(yīng)力下4H-SiCMOSFET中體二極管的退化。在個浪涌脈沖之后，對被測器件中體二極管的靜態(tài)特性和反向恢復(fù)瞬態(tài)進(jìn)行測量，以監(jiān)測電參數(shù)變化。趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================在上百次應(yīng)力循環(huán)后，觀察到體二極管的電阻增加及反向恢復(fù)電荷減少。由于未觀察到明顯的閾值電壓變化，表明器件柵氧化層沒有發(fā)生退化?；趯w二極管和MOSFET的電阻分量的分析，證明雙極退化是導(dǎo)致MOSFET退化的機制。將肖特基二極管集成于DMOSFET元胞中可以緩解由基面位錯引起的退化。SiCMOSFET的可靠性測試方法主要包括對短路能力、雪崩能力、抗浪涌能力和長期可靠性的測試。而作為續(xù)流二極管，在工作時間內(nèi)體二極管內(nèi)會產(chǎn)生瞬變電流峰值，因此，有必要對SiCMOSFET體二極管的過載能力進(jìn)行測試。2020年，全球能源互聯(lián)網(wǎng)研究院有限公司的H.Wu等人[47]報道了對商用SiCMOSFET的單脈沖和多次浪涌電流實驗的可靠性分析。結(jié)果表明，在額定電流水平下，相比于溝槽柵SiCMOSFET中的體二極管，平面柵SiCMOSFET中的體二極管表現(xiàn)出更好的抗浪涌能力。試驗中，上百次的脈沖周期之后觀察到電氣參數(shù)的退化，考慮其退化機制為雙極退化法商業(yè)化的一個主要技術(shù)問題與SiC厚外延層中高密度的基面位錯相關(guān)。器件在第三象限工作時，基面位錯形成肖特基型堆積層錯并俘獲來自SiCDMOSFET的本征pin二極管注入的少數(shù)載流子。在DMOSFET元胞中集成SBD可以緩解由基面位錯daresan面積為0.43mm2的器件顯示完全多數(shù)載流子在第下觀察到清晰的少數(shù)載流子注入以及導(dǎo)通壓降從正到負(fù)時溫度系數(shù)的相應(yīng)變化。從2kV/40A開關(guān)測量中提取的反向恢復(fù)電荷為380nC，與在相同器件的柵極電荷測量中的提取值接近。器件可靠性可通過在1200V直流環(huán)節(jié)電壓下2.6J的單脈沖雪崩中國電子科技大學(xué)的X.C.Deng等人[49]報道了具有增強第三象限和開關(guān)性能的嵌入了低勢壘二極管(LBD)的SiCMOSFET。該器件的開啟電壓為體二LBD基區(qū)中存在耗盡電荷，該器件中從JFET區(qū)到于減小了柵與漂移區(qū)的重疊面積，該器件與傳統(tǒng)Ron，sp為比導(dǎo)通電阻)與傳統(tǒng)MOSFET相比分別提儲公司的H.Kono等人[50]通過單胞尺寸的減小和內(nèi)部電阻的優(yōu)化實現(xiàn)了1.2kV級的嵌入SBD的SiCMOSFET的比導(dǎo)通電阻與短路魯棒性更好的折中。他們研究了減小單胞尺寸和JFET寬度對該器件靜態(tài)及動態(tài)特性的影響。優(yōu)化后的器件與傳統(tǒng)設(shè)計相比，比導(dǎo)通電阻減小了39%，開關(guān)能耗降低了16%。同時還研究了比導(dǎo)通電阻與短路耐受時間之間的權(quán)衡。一般來說比導(dǎo)通電阻的減小會導(dǎo)致短路耐受能力和反向傳導(dǎo)能力的降低，但該優(yōu)化后的器件具有較低的正向電壓降和短路耐受能力，這些結(jié)果表明經(jīng)適當(dāng)優(yōu)化可以同時減小比導(dǎo)通電阻和提高短路耐受時間。在提高抗雪崩能量強度方面的研究和技術(shù)創(chuàng)新有:器件在單脈沖雪崩應(yīng)力下的失效機理(寄生域);SiCMOSFET的安全工作區(qū)(SOA)試驗方T未鉗位電感開關(guān)(UIS)失效機理。在未鉗位的電感負(fù)載應(yīng)用中，存儲在電感中的能量會轉(zhuǎn)儲進(jìn)入關(guān)斷時的器件。為了解器件在失效之前可承受的雪崩能量，需要對其單脈沖雪崩強度對SiC功率MOSFET在單脈沖雪崩應(yīng)力下的失效機理進(jìn)行了實驗研究。結(jié)果表明，該器件的失效結(jié)溫過對具有實際芯片布局的典型寄生BJT導(dǎo)通模型進(jìn)行分析發(fā)現(xiàn)，單脈沖雪崩失效機理可能是器件在高結(jié)溫下有足夠的漏極電流開啟寄生BJT。對從UIS實驗前、后的輸出和轉(zhuǎn)移曲線中提取的靜態(tài)特性進(jìn)行比較發(fā)現(xiàn)，該單脈沖雪崩失效機理僅是部分因素。在光學(xué)顯微鏡下觀察被脫模后的失效被測器件，發(fā)現(xiàn)高、低雪崩電流條件下的失效點存在差別，可能還存在導(dǎo)致器件失效的不均勻的小區(qū)域。MOSFET的單脈沖雪崩可靠性的實驗研究。實驗結(jié)位面積的最大雪崩能量至少是溝槽MOSFET的8趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================倍?；趽舸l件下的pn結(jié)電壓與電流之間的理論關(guān)系以及典型的Cauer熱網(wǎng)絡(luò)模擬對結(jié)溫進(jìn)行估算，結(jié)果表明，在實驗條件下器件的最高結(jié)溫可達(dá)有足夠?qū)挼陌踩ぷ鲄^(qū)非常重要。無負(fù)載短路模式開關(guān)(USCS)和UIS試驗是公認(rèn)的用于評估模塊安全工作區(qū)的典型試驗，偶爾也用于對SiIGBT、UIS試驗和USCS試驗進(jìn)行SiCMOSFET安全工作試驗中保持相同的短路時間寬度的狀態(tài)較穩(wěn)定，為此將其定義為評估短路安全工作區(qū)(SCSOA)的指標(biāo)，并與評估SiIGBT安全工作區(qū)的UIS試驗進(jìn)行比較。從能量耐力的角度，考慮到峰值電流密度與耐力能量密度是相關(guān)的，UIS和USCS試驗具有安全工作區(qū)邊界是非常必要的，以便用最小的代價能會導(dǎo)致電壓峰值，迫使MOSFET在雪崩模式下系統(tǒng)的穩(wěn)定運行，理解各種條件下MOSFET雪崩的K.L.Yao等人[54]采用電－熱－機械應(yīng)力分析對1.2kV溝槽SiCMOSFET的UIS失效機理進(jìn)行了研最大可耐受UIS能量密度(Eava)對負(fù)柵偏置依賴性更小，而雙溝槽MOSFET的Eava會隨更大的負(fù)柵偏置而明顯下降。此外，在失效的非對稱溝槽MOSFET芯片表面觀察到一個明顯的融化坑，而在失效的雙溝槽MOSFET芯片表面上沒有損傷。UIS失效后，不對稱溝槽MOSFET的所有三個終端均相互短路，表明是典型的UIS金屬化失效。然而，在雙溝槽MOSFET中主要是柵漏電阻的短路，表力的TCAD仿真，確認(rèn)非對稱溝槽MOSFET的UIS失效完全是由于金屬化。與非對稱溝槽結(jié)構(gòu)不同，在UIS瞬態(tài)時雙溝槽結(jié)構(gòu)無法抵御柵溝槽底部的高電場。此外，計算表明雙溝槽MOSFET的機械應(yīng)力太低不會導(dǎo)致機械失效。因此，雙溝槽MOSFET的UIS失效是由柵溝槽底部的高電場引起的。在實際用于變換器應(yīng)用之前，體二極管的強度和可靠性仍然是令人擔(dān)憂的問題。在某些故障條件下，功率二極管需要忍受高密度的浪涌電流應(yīng)力。已有關(guān)于SiCDMOSFET的體二極管和SiCSBD的抗浪涌電流能力及退化機制研究的報道，然而，SiCJMOSFET在浪涌電流應(yīng)力下的可靠性仍不清道了SiCJMOSFET和SiCDMOSFET的體二極管以及SiCSBD的抗浪涌電流能力的比較評價。結(jié)果JMOSFETDMOSFETSiCSBD。和SiCDMOSFET結(jié)構(gòu)可靠性的關(guān)鍵因素。在80%浪涌電流限制下，10000次重復(fù)的浪涌電流應(yīng)力之重復(fù)的浪涌電流應(yīng)力下更有可能退化。在兆瓦級應(yīng)用如高壓直流、牽引變流器和工業(yè)驅(qū)動器等應(yīng)用有力競爭者。利用MOSFET的體二極管或反向溝道，有可能使功率模塊中的電流密度得到提高，而不需要額外反向并聯(lián)SiCJBS二極管，使管殼中可封裝更多的MOSFET芯片。而滿足這類應(yīng)用的故障處理要求，如抗浪涌電流能力成為關(guān)鍵的決定性MOSFET的抗浪涌電流的能力。測試了該MOSFET的體二極管及溝道在第三象限工作的性能。靜態(tài)測量結(jié)果表明，具有較小的元胞間距(14μm)的器件相比更大元胞間距(21μm)的器件可提供更低的電壓降。10ms半正弦浪涌測量顯示，相比第三象限工作的溝道，體二極管具有更優(yōu)異的性能。與最先進(jìn)的Si技術(shù)比較表明，該6.5kVMOSFET符合典型的浪涌電流要求范圍(正常漏極電流的10倍)。盡管未觀察到該器件的退化，但仍有必要通過重復(fù)的浪涌電流脈沖應(yīng)力試驗以評估6.5kVMOSFET中體二極管的長期可靠性。發(fā)現(xiàn)由于器件的體二極管在浪涌電流的高應(yīng)力下發(fā)生穿通致使柵極和源極之間的短路，進(jìn)而導(dǎo)致SiCMOSFET的失效。因此有必要進(jìn)一步研究柵偏置和冷卻環(huán)境對器件抗浪涌電流強度的影響。2020年，浙江大學(xué)的單脈沖浪涌電流強度進(jìn)行了研究。使用器件為商用MOSFET(650V/21A)。盡管數(shù)據(jù)表中給出的推薦關(guān)斷電壓為－5V，但它不足以幫助改善趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================抗浪涌強度。實驗結(jié)果表明，更好的冷卻環(huán)境對體二極管的抗浪涌電流能力無貢獻(xiàn)。在所有被測器件中，柵極的首次擊穿均發(fā)生在漏極和源極終端之間的短路之前。并且平面和溝槽MOSFET均可以承受其額定電流的3~4倍的峰值電流?；趯βO和源極終端之間電阻的分析和繪制的浪涌I-V的軌跡，可對體二極管的I-V特性曲線進(jìn)行監(jiān)測，并觀察到由pn結(jié)損傷引起的漂移。由于半導(dǎo)體器件的失效和退化與半導(dǎo)體器件結(jié)溫的變化密切相關(guān)，因此必須對結(jié)溫進(jìn)行準(zhǔn)確的監(jiān)測，在將來的健康管理等人[58]報道了一種新型實時的SiCMOSFET結(jié)溫分析了負(fù)載電流和直流母線電壓對提取SiC所提取的SiCMOSFET準(zhǔn)閾值電壓的靈敏度為布局對6.5kVSiCMOSFET的抗浪涌電流能力的影形)布局對提高抗浪涌能力的設(shè)計不敏感，因此該布局難以用于更高額定功率的器件設(shè)計。相比之下，在不同單胞中的溝道和體二極管模式中，原子點陣布局具有最好的抗浪涌能力，由于增加了pn二極管的面積，使其在兆瓦級應(yīng)用中更有吸引力。然而，由于更強的JFET效應(yīng)，這種布局需要更大的尺寸或采用n型JFET來折中設(shè)計。另一方面，如果可以忍受較低的抗浪涌能力，條狀布局已足夠ms的單脈沖，其至少可以抑制超過20倍的導(dǎo)通電流。目前SiCMOSFET是SiC技術(shù)產(chǎn)業(yè)化的主流器件，而具有雙極器件特征的SiCIGBT和SiCGTO正處于工程化的開發(fā)階段，其共同的發(fā)展特點是具有電導(dǎo)調(diào)制效應(yīng)和較低的導(dǎo)通損耗，n溝道的器件正在快速發(fā)展中，且在高壓大功率電力電子應(yīng)用方面具有潛力。近幾年SiCIGBT在SiCn溝道IGBTSiC單晶等方面的技術(shù)創(chuàng)新有:基于多芯片15kV/40ASiCn-IGBT的中壓三相變換器應(yīng)用;超高壓道SiCIGBT;采用載流子壽命增強工藝的具有低比導(dǎo)通電阻的超高壓4H-SiCn溝道IGBT;用于4H-SiCn溝道IGBT的高質(zhì)量、低電阻率Φ100mmp傳統(tǒng)的中壓高功率變換由SiIGBT實現(xiàn)，其最高額定電壓為6.5kV。為了給瞬態(tài)變化留有余量，在關(guān)斷電壓大于3.5kV的變換器中，需要將這些IGBT串聯(lián)以滿足額定電壓要求。在此電壓下，當(dāng)開關(guān)頻率大于500Hz時，非常大的關(guān)斷電流拖尾使6.5kVSiIGBT的損耗顯著增加，導(dǎo)致復(fù)雜的熱SiIGBTSiCn-IGBT的中壓三相變換器的功率損耗。該研究基于新開發(fā)的多芯片SiCIGBT的三相變換器，該模塊包含兩個并聯(lián)的15kV/20ASiCIGBT芯片以JBS二極管以保證IGBT的額定電壓，并與IGBT芯片反向并聯(lián)以構(gòu)成電流雙向二象限開關(guān)。他們重點研究了這些器件在不同工作條件下用于三相變換器時的熱行為，并通過器件的開關(guān)特性和正向特性、連續(xù)的熱運行測試和PLECS/COMSOL多物理場仿真等進(jìn)行解釋。發(fā)現(xiàn)4.16kV中壓電網(wǎng)完全連接運行的功率損耗估計值與誤差最小的9.6kW下的實器件在高功率和高開關(guān)頻率下的熱性能進(jìn)行評估。該三相三電平中點鉗位(3L-NPC)變換器的最大運行功率受限于每個三電平端子的最高結(jié)溫，這是關(guān)鍵的參數(shù)。由于通過端子的損耗分布是不均勻的，因此采用結(jié)溫及總變換器損耗兩個參數(shù)一并進(jìn)行分析，并給出了結(jié)溫誤差估值。在4.16kV電網(wǎng)電壓和8kV直流母線電壓下，所開發(fā)的并網(wǎng)轉(zhuǎn)換40ASiCIGBT的最高工作結(jié)溫為175℃。在加熱平臺上采用雙脈沖測試(DPT)驗證了15kV/40AIGBT和高壓SiCMOSFET相比具有較小的傳導(dǎo)損耗，表明其非常適合在大功率和高溫下工作。在高達(dá)8kV的中壓直流母線和9.6kW功率條件運行下給出了器件在雙有源橋式(DAB)變換器應(yīng)用中用15kV/40ASiCIGBT的趙正平:SiC電力電子學(xué)產(chǎn)業(yè)化技術(shù)的創(chuàng)新發(fā)展===============================================三相變換器在各種工作條件下的熱性能評估都令人滿意(最高結(jié)溫≤175℃)，并開拓了采用這種SiCIGBT變換器在高功率密度中壓領(lǐng)域的應(yīng)用。制造SiCp-IGBT更容易，但研究人員通過采用各種襯底去除和研磨工藝已經(jīng)成功制備出了n-IGBT。對于特高壓IGBT，為實現(xiàn)導(dǎo)通狀態(tài)下充分的電導(dǎo)調(diào)制，需要長的載流子復(fù)合壽命，已經(jīng)證明在n型和p型厚外延層中該壽命大于10μs，因此有必要研究特高壓IGBT的性能并確定每種器件的應(yīng)用空道和p溝道IGBT的性能權(quán)衡，并采用詳細(xì)的二維數(shù)值模擬方法進(jìn)行了量化。模擬結(jié)果表明，對于給定的載流子壽命，n和p溝道IGBT的靜態(tài)導(dǎo)通性下降，加上在4H-SiC中電子和空穴遷移率的各向nIGBTpIGBT更優(yōu)越的關(guān)斷特性，這導(dǎo)致在4H-SiCn-IGBT在開關(guān)損耗和傳導(dǎo)損耗之間具有更好的平衡。對于n-IGBT，更小的晶體管增益還導(dǎo)致更高的動態(tài)雪崩電壓，因此其反向偏置安全工作區(qū)(RBSOA)也更大。這些結(jié)果說明，雖然由于目前缺少p型襯底使制造4H-SiCn-IGBT更加困難，但較低的開關(guān)損耗和更好的強度使其成為超高壓應(yīng)用的更有吸引力的選擇。SiC-IGBT適合于高壓大電流的應(yīng)用。對于緊湊、高效的電源變換器，開關(guān)損耗的最小化至關(guān)重要。因此，對SiC-IGBT動態(tài)行為的表征和獲得更快的開學(xué)和技術(shù)研究所的K.Koseki等人[62]對具有超快開關(guān)性能300kV/μs的中壓n溝道SiC-IGBT的動態(tài)行為進(jìn)行了研究。在4H-SiC的碳面上制備了反向VnSiCIGBT線電壓5kV的雙脈沖測試和電感負(fù)載觀察器件的動態(tài)行為。發(fā)現(xiàn)柵極驅(qū)動電路的電流通路從主電路實現(xiàn)分離，對于安全穩(wěn)定運行至關(guān)重要。他們成功開發(fā)了柵極驅(qū)動電路與主電路相隔離且具有超快開關(guān)速度的新功率模塊，在接近150kW(5kV，30A)的高功率下工作確認(rèn)了調(diào)制功率模塊的穩(wěn)定性。模塊具有較低的柵電阻，導(dǎo)通和關(guān)斷時分別為10Ω和1.1Ω;超快的開關(guān)速度，導(dǎo)通瞬態(tài)時開關(guān)損耗，導(dǎo)通損耗和關(guān)斷損耗分別為3.0mJ和3.6mJ。通過實驗證實了增加開關(guān)速度與降低開關(guān)損耗的優(yōu)勢。由于空穴遷移率遠(yuǎn)低于電子遷移率，p溝道IGBT中p型漂移區(qū)的導(dǎo)通電阻遠(yuǎn)大于n溝道IGBT的，因此n溝道IGBT在實際使用中具有更高的價值，特別是在大電流應(yīng)用和低頻開關(guān)應(yīng)用了采用載流子壽命增強工藝的低比導(dǎo)通電阻和超高壓的4H-SiCn溝道IGBT。通過150μm厚的n型漂移層和多場環(huán)終端實現(xiàn)了15kV的關(guān)斷電壓;采用熱氧化工藝的載流子壽命增強工藝將載流子壽命增加到3.05μs，以提高正向傳導(dǎo)特性。有源區(qū)面m下，芯片的正向壓降為5.4V，柵偏置20V下的集電極電流密度為55A/cm2，在此工作點的微分比導(dǎo)通電阻為21.2mΩ·cm2。n溝道SiCIGBT的制備需要具有較低電阻率的p型SiC晶圓。雖然已有一些關(guān)于p型SiC生長的報道，但是，通過PVT方法生長p型4H-SiC仍有挑戰(zhàn):如在重?fù)絧型SiC模擬和實驗相結(jié)合的方法研究了p型SiC的生長。采用VRTM-PVTSiC軟件進(jìn)行數(shù)值仿真計算，研究了坩堝中的溫度場和生長氣體的流動傳輸。為了確保鋁摻雜物的連續(xù)釋放，需要較低的生長溫度，以避免在早期生長階段鋁摻雜物的集中釋放。此外，以使晶體有合理的生長速率。通過對動態(tài)材料輸運路徑的系統(tǒng)研究，發(fā)現(xiàn)摻雜源的位置是確保不同生長階段Al源均勻釋放的關(guān)鍵?；谝陨涎芯?，采mpcm－3。拉曼光譜結(jié)果表明，該p型SiC完全為4H-SiC而沒有其他異質(zhì)多型的電阻率圖譜結(jié)果表明，最低電阻率為0.30Ω·cm，趙正平