微機原理與接口技術(shù)第2章80x86微處理器

及其系統(tǒng)結(jié)構(gòu)教案第2章80x86微處理器

及其系統(tǒng)結(jié)構(gòu)2.18086/8088微處理器2.28086/8088系統(tǒng)組成2.3現(xiàn)代微處理器系統(tǒng)8086/8088微處理器的特點

◆Intel公司相繼推出的16位微處理器8086/8088，32位微處理器的80386，80486，Pentium（80586）……，這一微處理器系列被稱作Intel80x86系列，是現(xiàn)代微機的主流機型。

◆

16位微處理器8086/8088是單一+5V（TTL）電源，主頻5MHz/10MHz，微處理器的數(shù)據(jù)總線16位，地址總線20位，存儲器尋址空間1MB，I/O端口尋址空間64KB

?！?088是準(zhǔn)16位微處理器。8088和8086的內(nèi)部結(jié)構(gòu)基本相同，兩者的軟件也完全兼容，主要區(qū)別是：8086外部是16位數(shù)據(jù)總線，而8088外部是8位數(shù)據(jù)總線。8086/8088結(jié)構(gòu)示意圖

狀態(tài)標(biāo)志寄存器ALU暫存寄存器16執(zhí)行部件（EU）EU控制器ALU數(shù)據(jù)總線8AHALBHBLCHCLDHDLSPBPDISIAXBXCXDX外部總線總線接口部件（BIU）16總線控制邏輯指令隊列地址加法器20CSDSESSSIP內(nèi)部通信寄存器

AXAHALBXBHBL數(shù)據(jù)寄存器

CXCHCL （8/16位）DXDHDL

通用寄存器

SP堆棧指針

BP棧基指針指針/變址寄存器

SI源變址 （16位）

DI目的變址

CS代碼段

DS數(shù)據(jù)段段基址寄存器

SS堆棧段 （16位）

ES擴展段

專用寄存器

IP指令指針

控制寄存器

FLAGS標(biāo)志寄存器 （16位）

8086/8088的寄存器標(biāo)志寄存器

狀態(tài)標(biāo)志:ZF 零標(biāo)志 1=結(jié)果為0，0=結(jié)果不為0SF

符號標(biāo)志 1=結(jié)果符號位為負(fù)，0=結(jié)果符號位為正OF

溢出標(biāo)志 1=表示有符號數(shù)運算超出（補碼）范圍CF

進位標(biāo)志 1=結(jié)果有進/借位，0=結(jié)果無進/借位AF

輔助進位標(biāo)志 （用于十進制數(shù)調(diào)整指令）PF

奇偶標(biāo)志 1=結(jié)果偶數(shù)個1，0=結(jié)果奇數(shù)個1控制標(biāo)志：DF

方向標(biāo)志 （為串操作指令指明偏移址改變的方向）IF

中斷標(biāo)志 1=允許外部中斷TF

陷井標(biāo)志 1=處理機進入單步執(zhí)行方式1514131211109876543210OFDFIFTFSFZFAFPFCF地址加法器的功能內(nèi)存邏輯地址表示：段基址（16位2#）:偏移址（16位2#）內(nèi)存物理地址映射：段基址×16＋偏移址D15D0

16位的段基址

0000

D15D0+）16位的偏移址

20位的物理地址

物理地址的形成2.1.28086/8088的總線周期◆8086/8088通過BIU完成的一次總線操作，稱作一個總線周期?！粢粋€總線周期由若干個時鐘周期（T）組成?！?086/8088的基本總線周期，分別由T1，T2，T3，T4表示的4個時鐘周期組成?！糇x/寫操作基本總線周期時序： 在T1狀態(tài)，輸出讀/寫對象的地址； 在T2~T3狀態(tài)，數(shù)據(jù)總線傳送數(shù)據(jù)； 在T4狀態(tài)，表示讀/寫結(jié)束。TW時鐘周期和TI時鐘周期◆TW時鐘周期 讀/寫操作基本總線周期進行時，系統(tǒng)“Ready”電路會產(chǎn)生READY信號。當(dāng)CPU在T3狀態(tài)檢測到READY無效信號，表示數(shù)據(jù)傳送未完成，在T3之后插入1~n個等待周期TW

。所以，在基本總線周期中插入TW狀態(tài)，實際是快速CPU對慢速存儲器或I/O設(shè)備的一種等待。 讀/寫總線周期是（4+n）T?！鬞I時鐘周期 微處理器不需要執(zhí)行總線操作時，BIU執(zhí)行1~n個空閑周期TI，進入總線空閑狀態(tài)（空操作）。TI只是指總線操作的空閑，CPU內(nèi)部仍可進行有效操作。在兩個總線周期之間如果插入TI狀態(tài)，實際是總線接口部件BIU對執(zhí)行部件EU的一種等待。8086/8088的引腳圖GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND140239338437536635734833932103111301229132814271526162517241823192221VccA15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）IO/M（S2）DT/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESETGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND14023933843753663573483393210311130122913281427152616251724182319222021VccAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT/R（S1）DEN（S0）ALE（QS1）INTA（QS0）TESTREADYRESET8088的引腳8086的引腳8086最小模式主要引腳特性CLK：系統(tǒng)時鐘（T）信號，輸入。RESET：系統(tǒng)復(fù)位信號，輸入。AD15~AD0

：地址/數(shù)據(jù)復(fù)用線，雙向，三態(tài)。（8088是AD7~AD0）A19~A15

：地址線，輸出，三態(tài)。ALE：地址鎖存信號，輸出，高電平有效。（T1有效）RD、WR：讀、寫選通信號，輸出，低電平有效。（互斥）M/IO：存儲器或I/O選通信號，輸出。DEN、DT/R：數(shù)據(jù)允許、數(shù)據(jù)收/發(fā)信號，輸出。（T2~T4有效）READY，TEST：系統(tǒng)控制信號，輸入。NMI，INTR，INTA：中斷請求和中斷響應(yīng)信號，輸入/出。HOLD，HLDA：總線請求、總線允許信號，輸入/出。（DMA方式）2.2.18086/8088系統(tǒng)結(jié)構(gòu)

最小/大模式具有共性的特點：

◆MN/MX端接Vcc或GND，決定是最小模式或最大模式。

◆8284A時鐘發(fā)生器，外接15MHz振蕩源，經(jīng)8284A三分頻后，得到5MHz主頻送系統(tǒng)時鐘端CLK。

◆用3片8282地址鎖存器，在T1時鎖存地址/數(shù)據(jù)復(fù)用線上的A19~A0地址信號。

◆當(dāng)系統(tǒng)所連的存儲器和外設(shè)較多時，需要增加數(shù)據(jù)總線驅(qū)動能力，可選用1/2片8286數(shù)據(jù)驅(qū)動/收發(fā)器。

◆系統(tǒng)組成還必須有半導(dǎo)體存儲器RAM和ROM，外部設(shè)備的I/O接口，中斷控制管理部件等組件。2.2.38086/8088最大模式組成◆最大模式系統(tǒng)（多處理器系統(tǒng)）有兩個或兩個以上能進行譯碼和執(zhí)行指令的處理器組成。系統(tǒng)處理器可以是通用處理器，也可以是專用處理器——協(xié)處理器。◆最大模式系統(tǒng)有多種組成結(jié)構(gòu)，但其共同的特征是：所有的處理器共享系統(tǒng)總線，共享系統(tǒng)存儲器和I/O設(shè)備。因此，必須增加總線控制器8288和總線裁決器8289，以解決處理器之間的協(xié)調(diào)、通信，多個部件對總線的共享，以及對總線請求部件進行判優(yōu)裁決等問題?！?/p>

8086/8088最大模式系統(tǒng)許多控制信號不再由8086/8088直接發(fā)出，而是由總線控制器8288對控制信號進行變換和組合，得到系統(tǒng)各種總線控制信號。最大模式系統(tǒng)組成示意圖CLKS2~S0READYRESET8086BHEA19~A16AD15~AD0MN/MX其它控制總線D15~D08286收發(fā)器TOEA19~A0STB8282鎖存器OEBHECLK8288DENDT/RALE控制總線8284A等待狀態(tài)發(fā)生VCC2.3.180x86高檔微處理器80868088802868038680486Pentium引腳數(shù)404068132168296主頻5/85/88/1025/3375/100133/200字長161616323232外數(shù)據(jù)線16816323264外地址線202024323236物理空間1MB1MB16MB4GB4GB4GB虛擬空間1GB64TB64TB64TB高速緩存外置內(nèi)置8KB內(nèi)置16KB工作電壓5V5V5V5V5/3.3V3.3VIntel80x86微處理器技術(shù)指標(biāo)80486微處理器的特點

◆80486是首次采用RISC（精簡指令集計算機）體系結(jié)構(gòu)的32位微處理器。

◆80486由8個基本部件組成：總線接口部件、指令預(yù)取部件、指令譯碼部件、執(zhí)行部件、控制部件、存儲管理部件、高速緩存部件和高性能浮點處理部件。

◆80486內(nèi)部總線有32、64、128位三種。采用了突發(fā)總線技術(shù)，可以同RAM進行高速數(shù)據(jù)交換。

◆80486配置了指令和數(shù)據(jù)共用的8KB高速緩沖存儲器。

◆80486芯片內(nèi)設(shè)置了一個數(shù)值協(xié)處理器，直接具有浮點數(shù)據(jù)處理能力。

◆80486采用了有助于構(gòu)成多處理器系統(tǒng)的硬件結(jié)構(gòu)。Pentium微處理器的特點

◆Pentium是CRISP（CISC+RISC）體系結(jié)構(gòu)“雛形”的32位處理器。

◆Pentium實現(xiàn)了0.8μm集成技術(shù)。有3種指令處理部件：RISC型CPU、80386處理部件和浮點處理部件。

◆Pentium采用了超標(biāo)量流水線設(shè)計。增設(shè)了動態(tài)轉(zhuǎn)移預(yù)測機構(gòu)，可以預(yù)測分支程序的指令流向。

◆Pentium的內(nèi)部和外部工作頻率一致。內(nèi)部總線32位，外部總線64位，在一個總線周期內(nèi)可將數(shù)據(jù)傳輸量增加一倍。

◆Pentium采用雙Cache結(jié)構(gòu)，兩級Cache達16KB~