關(guān)于原理功率及其應(yīng)用第一頁，共五十五頁，2022年，8月28日內(nèi)容概述原理介紹低頻小信號放大電路功率MOSFET應(yīng)用第二頁，共五十五頁，2022年，8月28日概述MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor）金屬-氧化層-半導(dǎo)體-場效應(yīng)晶體管

它具有雙極型三極管的體積小、重量輕、耗電少、壽命長等優(yōu)點具有輸入電阻高、熱穩(wěn)定性好、抗輻射能力強、噪聲低、制造工藝簡單、便于集成等特點。在大規(guī)模及超大規(guī)模集成電路中得到廣泛的應(yīng)用。

電壓控制電流型器件（電壓產(chǎn)生的電場）單極型器件（只有一種載流子，N：電子，P：空穴）第三頁，共五十五頁，2022年，8月28日耗盡型增強型P溝道N溝道P溝道N溝道P溝道N溝道（耗盡型）FET場效應(yīng)管JFET結(jié)型耗盡型：場效應(yīng)管沒有加偏置電壓時，就有導(dǎo)電溝道存在增強型：場效應(yīng)管沒有加偏置電壓時，沒有導(dǎo)電溝道場效應(yīng)管的分類：從半導(dǎo)體導(dǎo)電溝道類型上分從有無原始導(dǎo)電溝道上分從結(jié)構(gòu)上分MOSFET絕緣柵型(IGFET)第四頁，共五十五頁，2022年，8月28日1原理介紹增強型MOS場效應(yīng)管耗盡型MOS場效應(yīng)管MOS場效應(yīng)管分類1MOS場效應(yīng)管第五頁，共五十五頁，2022年，8月28日MOS場效應(yīng)管N溝道增強型的MOS管P溝道增強型的MOS管N溝道耗盡型的MOS管P溝道耗盡型的MOS管1MOS場效應(yīng)管第六頁，共五十五頁，2022年，8月28日一、N溝道增強型MOS場效應(yīng)管結(jié)構(gòu)增強型MOS場效應(yīng)管漏極D→集電極C源極S→發(fā)射極E絕緣柵極G→基極B襯底B電極—金屬絕緣層—氧化物基體—半導(dǎo)體因此稱之為MOS管1MOS場效應(yīng)管動畫五第七頁，共五十五頁，2022年，8月28日

當(dāng)VGS較小時，雖然在P型襯底表面形成一層耗盡層，但負(fù)離子不能導(dǎo)電。當(dāng)VGS=VT時,在P型襯底表面形成一層電子層，形成N型導(dǎo)電溝道，在VDS的作用下形成iD。二、N溝道增強型MOS場效應(yīng)管工作原理增強型MOS管VDSiD++--++--++++----VGS反型層

當(dāng)VGS=0V時，漏源之間相當(dāng)兩個背靠背的PN結(jié)，無論VDS之間加什么電壓都不會在D、S間形成電流iD,即iD≈0.

當(dāng)VGS>VT時,溝道加厚，溝道電阻減少，在相同VDS的作用下，iD將進(jìn)一步增加。開始時無導(dǎo)電溝道，當(dāng)在VGSVT時才形成溝道,這種類型的管子稱為增強型MOS管動畫六一方面

MOSFET是利用柵源電壓的大小，來改變半導(dǎo)體表面感生電荷的多少，從而控制漏極電流的大小。第八頁，共五十五頁，2022年，8月28日

當(dāng)VGS＞VT，且固定為某一值時，來分析漏源電壓VDS的不同變化對導(dǎo)電溝道和漏極電流ID的影響。VDS=VDG＋VGS

=－VGD＋VGS

VGD=VGS－VDS

當(dāng)VDS為0或較小時，相當(dāng)VGD＞VT,此時VDS

基本均勻降落在溝道中，溝道呈斜線分布。在VDS作用下形成ID增強型MOS管1MOS場效應(yīng)管另一方面，漏源電壓VDS對漏極電流ID的控制作用第九頁，共五十五頁，2022年，8月28日當(dāng)VDS增加到使VGD=VT時，當(dāng)VDS增加到VGDVT時，增強型MOS管

這相當(dāng)于VDS增加使漏極處溝道縮減到剛剛開啟的情況，稱為預(yù)夾斷。此時的漏極電流ID基本飽和。

此時預(yù)夾斷區(qū)域加長，伸向S極。VDS增加的部分基本降落在隨之加長的夾斷溝道上，ID基本趨于不變。1MOS場效應(yīng)管另一方面，漏源電壓VDS對漏極電流ID的控制作用VGD=VGS－VDS第十頁，共五十五頁，2022年，8月28日三、N溝道增強型MOS場效應(yīng)管特性曲線增強型MOS管iD=f(vGS)vDS=C

轉(zhuǎn)移特性曲線iD=f(vDS)vGS=C輸出特性曲線vDS(V)iD(mA)當(dāng)vGS變化時，RON將隨之變化，因此稱之為可變電阻區(qū)恒流區(qū)(飽和區(qū))：vGS一定時，iD基本不隨vDS變化而變化。vGS/V第十一頁，共五十五頁，2022年，8月28日一、N溝道耗盡型MOS場效應(yīng)管結(jié)構(gòu)耗盡型MOS場效應(yīng)管+++++++耗盡型MOS管存在原始導(dǎo)電溝道1MOS場效應(yīng)管第十二頁，共五十五頁，2022年，8月28日耗盡型MOS管二、N溝道耗盡型MOS場效應(yīng)管工作原理

當(dāng)VGS=0時，VDS加正向電壓，產(chǎn)生漏極電流iD,此時的漏極電流稱為漏極飽和電流，用IDSS表示。當(dāng)VGS＞0時,將使iD進(jìn)一步增加。當(dāng)VGS＜0時，隨著VGS的減小漏極電流逐漸減小，直至iD=0，對應(yīng)iD=0的VGS稱為夾斷電壓，用符號VP表示。VGS(V)iD(mA)VP1MOS場效應(yīng)管N溝道耗盡型MOS管可工作在VGS0或VGS>0N溝道增強型MOS管只能工作在VGS>0第十三頁，共五十五頁，2022年，8月28日耗盡型MOS管三、N溝道耗盡型MOS場效應(yīng)管特性曲線輸出特性曲線1MOS場效應(yīng)管VGS(V)iD(mA)VP轉(zhuǎn)移特性曲線第十四頁，共五十五頁，2022年，8月28日各類絕緣柵場效應(yīng)三極管的特性曲線絕緣柵場效應(yīng)管N溝道增強型P溝道增強型1MOS場效應(yīng)管第十五頁，共五十五頁，2022年，8月28日絕緣柵場效應(yīng)管

N溝道耗盡型P溝道耗盡型1MOS場效應(yīng)管第十六頁，共五十五頁，2022年，8月28日場效應(yīng)管的主要參數(shù)2.夾斷電壓VP：是耗盡型FET的參數(shù)，當(dāng)VGS=VP時,漏極電流為零。3.飽和漏極電流IDSS

耗盡型場效應(yīng)三極管當(dāng)VGS=0時所對應(yīng)的漏極電流。1.開啟電壓VT：MOS增強型管的參數(shù)，柵源電壓小于開啟電壓的絕對值,場效應(yīng)管不能導(dǎo)通。1MOS場效應(yīng)管4.直流輸入電阻RGS:柵源間所加的恒定電壓VGS與流過柵極電流IGS之比。結(jié)型:大于107Ω，絕緣柵:109～1015Ω。5.漏源擊穿電壓V(BR)DS:使ID開始劇增時的VDS。6.柵源擊穿電壓V(BR)

GSJFET：反向飽和電流劇增時的柵源電壓MOS：使SiO2絕緣層擊穿的電壓第十七頁，共五十五頁，2022年，8月28日7.低頻跨導(dǎo)gm

：反映了柵源壓對漏極電流的控制作用。1MOS場效應(yīng)管8.輸出電阻rds9.極間電容Cgs—柵極與源極間電容Cgd—柵極與漏極間電容

Csd—源極與漏極間電容第十八頁，共五十五頁，2022年，8月28日2場效應(yīng)管放大電路場效應(yīng)管偏置電路三種基本放大電路2場效應(yīng)管放大電路FET小信號模型第十九頁，共五十五頁，2022年，8月28日為什么要設(shè)定一個靜態(tài)工作點無靜態(tài)工作點，小信號加到柵源端，管子不工作靜態(tài)管工作點設(shè)在輸入曲線接近直線段中點小信號模型參數(shù)與靜態(tài)工作點有關(guān)如果靜態(tài)工作點設(shè)置在此處，信號放大后失真嚴(yán)重，并且信號稍大就會部分進(jìn)入截止區(qū)2場效應(yīng)管放大電路第二十頁，共五十五頁，2022年，8月28日一、場效應(yīng)管偏置電路1、自給偏置電路場效應(yīng)管偏置電路的關(guān)鍵是如何提供柵源控制電壓UGS自給偏置電路：適合結(jié)型場效應(yīng)管和耗盡型MOS管外加偏置電路：適合增強型MOS管UGS=UG-US=-ISRS≈-IDRSUGSQ和IDQUDSQ=ED-IDQ(RS+RD)GSD基本自給偏置電路2場效應(yīng)管放大電路RS的作用：1.提供柵源直流偏壓。2.提供直流負(fù)反饋，穩(wěn)定靜態(tài)工作點。RS越大，工作點越穩(wěn)定。第二十一頁，共五十五頁，2022年，8月28日偏置電路改進(jìn)型自給偏置電路大電阻（M)，減小R1、R2對放大電路輸入電阻的影響UGS=UG-US-IDRSUGSQ和IDQUDSQ=ED-IDQ(RS+RD)2場效應(yīng)管放大電路1、自給偏置電路R1R2提供一個正偏柵壓UG第二十二頁，共五十五頁，2022年，8月28日偏置電路2、外加偏置電路-IDRSR1和R2提供一個固定柵壓UGS=UG-US注：要求UG>US，才能提供一個正偏壓，增強型管子才能正常工作2場效應(yīng)管放大電路第二十三頁，共五十五頁，2022年，8月28日二、場效應(yīng)管的低頻小信號模型

iD由輸出特性：iD=f(vGS,vDS)2場效應(yīng)管放大電路SDgdsvgs+-+-vdsGidgmvgs第二十四頁，共五十五頁，2022年，8月28日三、三種基本放大電路1、共源放大電路（1）直流分析UGS=UG-US-IDRSUGSQ和IDQUDSQ=ED-IDQ(RS+RD)2場效應(yīng)管放大電路第二十五頁，共五十五頁，2022年，8月28日基本放大電路IdGRGR1R2RDRLDrdsRSgmUgsSUiUo未接Cs時一般rds較大可忽略=-gmUgsR'DUgs+gmUgsRs=-gmR'D1+gmRsR'D=RD//RL（2）動態(tài)分析Ri=RG+(R1//R2)≈RGRo≈RDRiRo第二十六頁，共五十五頁，2022年，8月28日基本放大電路IdGRGR1R2RDRLDrdsRSgmUgsSUgsUiUo未接Cs時=-gmR'D1+gmRsRiRi=RG+(R1//R2)≈RGRoRo≈RD接入Cs時AU=-gm(rds//RD//RL)Ri=RG+(R1//R2)≈RGRo=RD//rds≈RDRs的作用是提供直流柵源電壓、引入直流負(fù)反饋來穩(wěn)定工作點。但它對交流也起負(fù)反饋作用，使放大倍數(shù)降低。接入CS可以消除RS對交流的負(fù)反饋作用。第二十七頁，共五十五頁，2022年，8月28日ri基本放大電路2、共漏放大電路GSDUiRGGUoRLRSgmUgsrdsSD=gmUgsR'SUgs+gmUgsR's=gmR'S1+gmR'sR'S=rds//RS//RL≈RS//RL<1gmR'S>>1AU≈1ri=RGUgs+-電壓增益輸入電阻2場效應(yīng)管放大電路第二十八頁，共五十五頁，2022年，8月28日基本放大電路輸出電阻Ugs+-gmUgsRS+-UoIoroUiGUoSRGRLRSgmUgsrdsDUgs+--gmUgsUgs=-Uo=Uo(1/Rs+gm)=gmR'S1+gmR's電壓增益ri=RG輸入電阻2場效應(yīng)管放大電路2、共漏放大電路第二十九頁，共五十五頁，2022年，8月28日基本放大電路3、共柵放大電路SGDrdsgmUgsSGD電壓增益IdId=gmUgs+Uds/rdsUds=Uo-UiUo=-IdR'DUgs=-UiId=-gmUi+(-IdR'D-Ui)/rds當(dāng)rds>>R'D時AU≈gmR'Dr'i輸入電阻r'i

=Ui/Idrds>>R'Dgmrds>>1r'i

≈1/gmriri≈Rs//1/gm2場效應(yīng)管放大電路第三十頁，共五十五頁，2022年，8月28日基本放大電路電壓增益AU≈gmR'D輸入電阻r'i≈1/gmri≈Rs//1/gmSGDrdsgmUgs輸出電阻ror'o=rdsro=rds//RD≈RD電壓增益高，輸入電阻很低，輸出電阻高，輸出電壓與輸入電壓同相2場效應(yīng)管放大電路3、共柵放大電路第三十一頁，共五十五頁，2022年，8月28日組態(tài)對應(yīng)關(guān)系：CEBJTFETCSCCCDCBCGBJTFET電壓增益：CE：CC：CB：CS：CD：CG：2場效應(yīng)管放大電路三種基本放大電路的性能比較第三十二頁，共五十五頁，2022年，8月28日輸出電阻：BJTFET輸入電阻：CE：CC：CB：CS：CD：CG：CE：CC：CB：CS：CD：CG：2場效應(yīng)管放大電路三種基本放大電路的性能比較第三十三頁，共五十五頁，2022年，8月28日功率MOSFET結(jié)構(gòu)功率MOSFET開關(guān)過程功率損耗驅(qū)動電路參數(shù)第三十四頁，共五十五頁，2022年，8月28日功率MOS結(jié)構(gòu)橫向通道型：指Drain、Gate、Source的終端均在硅晶圓的表面，這樣有利于集成，但是很難獲得很高的額定功率。這是因為Source與Drain間的距離必須足夠大以保證有較高的耐壓值。垂直通道型：指Drain和Source的終端置在晶圓的相對面，這樣設(shè)計Source的應(yīng)用空間會更多。當(dāng)Source與Drain間的距離減小，額定的Ids就會增加，同時也會增加額定電壓值。垂直通道型又可分為：VMOS、DMOS、UMOS.第三十五頁，共五十五頁，2022年，8月28日a、在gate區(qū)有一個V型凹槽，這種設(shè)計會有制造上的穩(wěn)定問題，同時，在V型槽的尖端也會產(chǎn)生很高的電場，因此VMOS元件的結(jié)構(gòu)逐漸被DMOS元件的結(jié)構(gòu)所取代。C、在gate區(qū)有一個U型槽。與VMOS和DMOS相比，這種設(shè)計會有很高的通道濃度，可以減小導(dǎo)通電阻。b、雙擴(kuò)散第三十六頁，共五十五頁，2022年，8月28日寄生三極管：

MOS內(nèi)部N+區(qū)，P-body區(qū)，N-區(qū)構(gòu)成寄生三極管，當(dāng)BJT開啟時擊穿電壓由BVCBO變成BVCEO（只有BVCBO的50%到60%），這種情況下，當(dāng)漏極電壓超過BVCEO時，MOS雪崩擊穿，如果沒有外部的漏極電流限制，MOS將被二次擊穿破壞，所以，要鍍一層金屬來短接N+區(qū)和P-body區(qū)，以防止寄生BJT的開啟。在高速開關(guān)狀態(tài)，B、E間會產(chǎn)生電壓差，BJT可能開啟。寄生二極管：源極與襯底短接，形成寄生二極管（體二極管）第三十七頁，共五十五頁，2022年，8月28日MOSFET開關(guān)過程等效電路輸入電容：CiSS=CGS+CGD輸出電容：COSS=CGD+CDS反向傳輸電容：CrSS=CGD

上述電容值在開關(guān)過程會發(fā)生變化，CGD受開關(guān)過程的影響和他本身的變化對開關(guān)過程的影響都最為顯著。CGDVDSVDS=VGS第三十八頁，共五十五頁，2022年，8月28日MOSFET導(dǎo)通過程第三十九頁，共五十五頁，2022年，8月28日4個過程充電等效電路第四十頁，共五十五頁，2022年，8月28日t0～t1：t0時刻給功率MOSFET加上理想開通驅(qū)動信號，柵極電壓從0上升到門限電壓VGS(th)，MOSFET上的電壓電流都不變化，CGD很小且保持不變。t1～t2：MOSFET工作于恒流區(qū)，ID隨著VGS快速線性增大，ID在負(fù)載電阻R上產(chǎn)生壓降而使VDS迅速下降。VDS的迅速下降一方面使CGD快速增大,另一方面，K=dVGS/dVGS=-gm·RL，根據(jù)密勒定理，將CGD折算到輸入端，其柵極輸入等效電容值將增大為Cin12=CGS+(1-K)CGD。第四十一頁，共五十五頁，2022年，8月28日T2～T3：T2時刻VDS下降至接近VGS，CGD開始急劇增大，漏極電流ID已接近最大額定電流值。隨著VDS減小至接近于通態(tài)壓降，CGD趨于最大值(T3時刻)。在此過程中，一方面CGD本身很大，另一方面K絕對值很大，由于密勒效應(yīng)，等效輸入電容Cin23非常大，從而引起柵極平臺的出現(xiàn)，柵極電流幾乎全部注入CGD

，使VDS下降。T3～T4：T3時刻后VDS下降至通態(tài)壓降并基本不變，CGD亦保持最大值基本不變，但密勒效應(yīng)消失。柵極電流同時對CGS和CGD充電，柵極平臺消失,柵源電壓不斷上升直至接近驅(qū)動源的電源電壓VDD，上升的柵源電壓使漏源電阻RDS(on)減小。T4時刻以后M0SFET進(jìn)入完全導(dǎo)通狀態(tài)第四十二頁，共五十五頁，2022年，8月28日密勒效應(yīng)密勒效應(yīng)（Millereffect）是在電子學(xué)中，反相放大電路中，輸入與輸出之間的分布電容或寄生電容由于放大器的放大作用，其等效到輸入端的電容值會擴(kuò)大1+K倍，其中K是該級放大電路電壓放大倍數(shù)。對于MOSFET：在共源組態(tài)中，柵極與漏極之間的覆蓋電容CDG是密勒電容，CDG正好跨接在輸入端(柵極)與輸出端(漏極)之間，故密勒效應(yīng)使得等效輸入電容增大，導(dǎo)致頻率特性降低。第四十三頁，共五十五頁，2022年，8月28日MOSFET參數(shù)熱阻：導(dǎo)熱過程的阻力。為導(dǎo)熱體兩側(cè)溫差與熱流密度之比。Pch=(Tch-Tc)/θch-c=(150-25)/1.14W≈110W第四十四頁，共五十五頁，2022年，8月28日靜態(tài)電特性第四十五頁，共五十五頁，2022年，8月28日動態(tài)電特性E:\MOSFET\N\AO4448L.pdf第四十六頁，共五十五頁，2022年，8月28日功率損耗1、傳導(dǎo)損耗P1=ID2×RDS(on)×D其中RDS(on)是結(jié)點溫度的函數(shù)，可以通過on-resistancevs.temperature查找各溫度下的RDS(on)值RDS(on)隨溫度升高變大，因為電子和空穴的遷移率溫度越高越小。T是絕對溫度2、開關(guān)損耗

P2=1/2×Vin×ID×(Ton+Toff)×fs總損耗=傳導(dǎo)損耗+開關(guān)損耗第四十七頁，共五十五頁，2022年，8月28日驅(qū)動電路電壓電壓一定要使MOSFET完全導(dǎo)通（datasheet上查看），VGS要大于平臺電壓。如果MOSFET工作在橫流區(qū)，VDS會很大，器件消耗功率非常大，MOSFET將會燒毀。電流

I=Q/T(Q：柵極總電荷，T：導(dǎo)通