下載可編輯實(shí)驗(yàn)四 交通燈控制器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、 學(xué)習(xí)與日常生活相關(guān)且較復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì) ；2、進(jìn)一步熟悉EDA實(shí)驗(yàn)裝置和QuartusⅡ軟件的使用方法；3、學(xué)習(xí)二進(jìn)制碼到BCD碼的轉(zhuǎn)換；4、學(xué)習(xí)有限狀態(tài)機(jī)的設(shè)計(jì)應(yīng)用 。二、設(shè)計(jì)要求完成設(shè)計(jì)、仿真、調(diào)試、下載、硬件測(cè)試等環(huán)節(jié)，在型EDA實(shí)驗(yàn)裝置上實(shí)現(xiàn)一個(gè)由一條主干道和一條鄉(xiāng)間公路的匯合點(diǎn)形成的十字交叉路口的交通燈控制器功能 ，具體要求如下：1、有MR（主紅）、MY（主黃）、MG（主綠）、CR（鄉(xiāng)紅）、CY（鄉(xiāng)黃）、CG（鄉(xiāng)綠）六盞交通燈需要控制；2、交通燈由綠轉(zhuǎn)紅前有4秒亮黃燈的間隔時(shí)間，由紅轉(zhuǎn)綠沒(méi)有間隔時(shí)間；3、鄉(xiāng)間公路右側(cè)各埋有一個(gè)串連傳感器，當(dāng)有車輛準(zhǔn)備通過(guò)鄉(xiāng)間公路時(shí)，發(fā)出請(qǐng)求信號(hào)S=1，其余時(shí)間S=0；4、平時(shí)系統(tǒng)停留在主干道通行（MGCR）狀態(tài)，一旦S信號(hào)有效，經(jīng)主道黃燈4秒（MYCR）狀態(tài)后轉(zhuǎn)入鄉(xiāng)間公路通行（MRCG）狀態(tài)，但要保證主干道通行大于一分鐘后才能轉(zhuǎn)換；5、一旦S信號(hào)消失，系統(tǒng)脫離MRCG狀態(tài)，即經(jīng)鄉(xiāng)道黃燈4秒（MRCY）狀態(tài)進(jìn)入MGCR狀態(tài)，即使S信號(hào)一直有效，MRCG狀態(tài)也不得長(zhǎng).專業(yè).整理.下載可編輯于20秒鐘；6、 控制對(duì)象除紅綠燈之外，還包括分別在主干道和鄉(xiāng)間公路各有一個(gè)兩位十進(jìn)制倒計(jì)時(shí)數(shù)碼管顯示 。三、主要儀器設(shè)備1、微機(jī)1臺(tái)2、 QuartusII集成開(kāi)發(fā)軟件 1套3、 EDA實(shí)驗(yàn)裝置 1套四、實(shí)驗(yàn)思路1、設(shè)計(jì)一個(gè)狀態(tài)寄存器，控制六盞燈的亮與滅2、設(shè)計(jì)一個(gè)計(jì)時(shí)器，控制各狀態(tài)的持續(xù)時(shí)間，計(jì)時(shí)器應(yīng)滿足以下要求：1）當(dāng)S=1，且計(jì)數(shù)器已完成 60計(jì)數(shù)時(shí)，計(jì)數(shù)器進(jìn)入模 4計(jì)數(shù)，隨后進(jìn)入模20計(jì)數(shù)，再進(jìn)入模4計(jì)數(shù)，再回到模60計(jì)數(shù)2）當(dāng)計(jì)數(shù)器進(jìn)行摸20計(jì)數(shù)時(shí)，一旦S變?yōu)?，計(jì)數(shù)器立馬進(jìn)入模 4計(jì)數(shù)，再進(jìn)入模60計(jì)數(shù)3）完成模20計(jì)數(shù)后，不論S為0或1，計(jì)數(shù)器進(jìn)入模4計(jì)數(shù)，再進(jìn)入模60計(jì)數(shù)4）若計(jì)數(shù)器未完成模 60計(jì)數(shù)，不論S如何變?cè)?，?jì)數(shù)器將繼續(xù)進(jìn)行模 60計(jì)數(shù).專業(yè).整理.下載可編輯3、設(shè)計(jì)一個(gè)譯碼顯示電路，將計(jì)時(shí)器的八位BCD碼轉(zhuǎn)化為數(shù)碼管可以顯示的段位碼 。通過(guò)動(dòng)態(tài)掃描電路實(shí)現(xiàn)。4、設(shè)計(jì)一個(gè)分頻器，將掃描頻率分頻為基準(zhǔn)頻率 ，提供計(jì)時(shí)器，狀態(tài)器，譯碼顯示的鐘控。5、使用文本設(shè)計(jì)4個(gè)底層文件，并生成相應(yīng)元器件，再使用原理圖設(shè)計(jì)頂層文件五、實(shí)驗(yàn)步驟1、建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件1）建立一個(gè)文件夾保存工程文件 ；2）打開(kāi)QuartusII，建立新的VHDL文件，再打開(kāi)的頁(yè)面下輸入以下程序控制6盞燈的模塊代碼 ：LIBRARYIEEE;ENTITYjtdISPORT(clk,RESET,S:INSTD_LOGIC;COUNT:INSTD_LOGIC_VECTOR(7DOWNTO0);MG,MY,MR,CG,CY,CR:OUTSTD_LOGIC);ENDjtd;ARCHITECTUREbehavOFjtdISTYPEjtdSTATEIS(mgcr,mycr,mrcg,mrcy);.專業(yè).整理.下載可編輯SIGNALSTATE:jtdSTATE;BEGINPROCESS(RESET,STATE,clk,S)BEGINIFRESET='1' THENSTATE<=mgcr;MG<='1';CR<='1';MY<='0';MR<='0';CG<='0';CY<='0';ELSIFclk'EVENTANDclk='1'thenCASESTATEISWHENmgcr=>IFCOUNT="00000001"ANDS='1'THENSTATE<=mycr;MY<='1';CR<='1';MG<='0';MR<='0';CG<='0';CY<='0';ELSESTATE<=mgcr;MG<='1';CR<='1';MY<='0';MR<='0';CG<='0';CY<='0';ENDIF;WHENmycr=>IFCOUNT="00000001"THENSTATE<=mrcg;MR<='1';CG<='1';MG<='0';MY<='0';CR<='0';CY<='0';ELSESTATE<=mycr;MY<='1';CR<='1';MG<='0';MR<='0';CG<='0';CY<='0';ENDIF;WHENmrcg=>IFCOUNT="00000001"ORS='0'THENSTATE<=mrcy;MR<='1';CY<='1';MY<='0';MG<='0';CR<='0';CG<='0';ELSESTATE<=mrcg;MR<='1';CG<='1';MG<='0';MY<='0';CR<='0';CY<='0';ENDIF;WHENmrcy=>IFCOUNT="00000001"THENSTATE<=mgcr;MG<='1';CR<='1';MR<='0';MY<='0';CY<='0';CG<='0';ELSESTATE<=mrcy;MR<='1';CY<='1';MY<='0';MG<='0';CR<='0';CG<='0';.專業(yè).整理.下載可編輯ENDIF;ENDCASE;ENDIF;ENDPROCESS;ENDbehav;控制數(shù)碼管顯示倒計(jì)時(shí)數(shù)并且輸出 ：LIBRARYIEEE;ENTITYJISHUISPORT(clk,S:INSTD_LOGIC;tim:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDJISHU;ARCHITECTUREbehavOFJISHUISTYPERGYIS(mgcr,mycr,mrcg,mrcy);SIGNALSTATE:RGY;BEGINPROCESS(clk)VARIABLEb:STD_LOGIC:='0';VARIABLEa:STD_LOGIC:='0';VARIABLEth,tl:STD_LOGIC_VECTOR(3DOWNTO0);.專業(yè).整理.下載可編輯BEGIN--IFRESET='1'THENSTATE<=mgcr;th:="0000";tl:="0000";a:='0';b:='0';IFclk'EVENTANDclk='1'THENCASESTATEISWHEN mgcr => IF S='1' AND b='1' THENSTATE<=mycr;a:='0';th:="0000";tl:="0100";b:='0';ELSIF S='0'ANDb='1'THENSTATE<=mgcr;a:='1';th:="0000";tl:="0001";ELSEIFa='0'THENth:="0110";tl:="0000";a:='1';elseIFNOT(th="0000"ANDtl="0010")thenIFtl="0000"thentl:="1001";th:=th-1;elsetl:=tl-1;ENDIF;ELSEth:="0000";tl:="0001";a:='0';b:='1';ENDIF;ENDIF;ENDIF;WHENmycr=>IFa='0'THENth:="0000";tl:="0100";a:='1';.專業(yè).整理.下載可編輯elseIFNOT(th="0000"ANDtl="0010")thentl:=tl-1;ELSEth:="0000";tl:="0001";a:='0';STATE<=mrcg;ENDIF;ENDIF;WHENmrcg=>IFS='1'THENIFa='0'THENth:="0010";tl:="0000";a:='1';elseIFNOT(th="0000"ANDtl="0010")thenIFtl="0000"thentl:="1001";th:=th-1;elsetl:=tl-1;ENDIF;ELSEth:="0000";tl:="0001";a:='0';STATE<=mrcy;ENDIF;ENDIF;ELSEa:='0';STATE<=mrcy;th:="0000";tl:="0100";ENDIF;WHENmrcy=>IFa='0'THENth:="0000";tl:="0100";a:='1';.專業(yè).整理.下載可編輯elseIFNOT(th="0000"ANDtl="0010")thentl:=tl-1;ELSEth:="0000";tl:="0001";a:='0';STATE<=mgcr;ENDIF;ENDIF;ENDCASE;tim<=th&tl;ENDIF;endprocess;ENDbehav;動(dòng)態(tài)譯碼顯示電路LIBRARYIEEE;ENTITYdispISPORT(CLK:INSTD_LOGIC;INPO:INSTD_LOGIC_VECTOR(7DOWNTO0);sl0,sl1,sl2:bufferSTD_LOGIC;SEL:OUTSTD_LOGIC_VECTOR(7DOWNTO0);SG:OUTSTD_LOGIC_VECTOR(7DOWNTO0);.專業(yè).整理.下載可編輯GW,SW:bufferSTD_LOGIC_VECTOR(3DOWNTO0));ENDDISP;ARCHITECTUREbehavOFDISPISSIGNALCNT8:STD_LOGIC_VECTOR(2DOWNTO0);SIGNALA:STD_LOGIC_VECTOR(3DOWNTO0);BEGINGW<=INPO(3 downto0);SW<=INPO(7 downto4);P3:PROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENIFCNT8<"001"THENCNT8<=CNT8+1;ELSECNT8<=(OTHERS=>'0');ENDIF;ENDIF;SEL(0)<=sl0 ;SEL(1)<=sl1 ;SEL(2)<=sl2 ;CASECNT8ISWHEN"000"=>sl2<='0';sl1<='1';sl0<='0';A<=GW;WHEN"001"=>sl2<='0';sl1<='0';sl0<='1';A<=SW;.專業(yè).整理.下載可編輯WHENOTHERS=>NULL;END CASE;ENDPROCESS ;P4:PROCESS(A)BEGINCASEAISWHEN"0000"=>SG<="00111111";WHEN"0001"=>SG<="00000110";WHEN"0010"=>SG<="01011011";WHEN"0011"=>SG<="01001111";WHEN"0100"=>SG<="01100110";WHEN"0101"=>SG<="01101101";WHEN"0110"=>SG<="01111101";WHEN"0111"=>SG<="00000111";WHEN"1000"=>SG<="01111111";WHEN"1001"=>SG<="01101111";WHENOTHERS=>NULL;ENDCASE;ENDPROCESS;ENDbehav;分頻器電路：LIBRARYIEEE;ENTITYFENISPORT(CLK:INSTD_LOGIC;.專業(yè).整理.下載可編輯FOUT:OUTSTD_LOGIC);END;ARCHITECTUREoneOFFENISSIGNALFULL:STD_LOGIC;BEGINP_REG:PROCESS(CLK)VARIABLECNT8:STD_LOGIC_VECTOR(4DOWNTO0); --INPORTANTBEGINIFCLK'EVENTANDCLK='1'THEN--512fenIFCNT8="11111"THENCNT8:="00000";-- 當(dāng)CNT8計(jì)數(shù)計(jì)滿時(shí)，輸入數(shù)據(jù)D被同步預(yù)置給計(jì)數(shù)器 CNT8FULL<='1';-- 同時(shí)使溢出標(biāo)志信號(hào) FULL輸出為高電平ELSECNT8:=CNT8+1;-- 否則繼續(xù)作加 1計(jì)數(shù)FULL<='0';-- 且輸出溢出標(biāo)志信號(hào) FULL為低電平ENDIF;ENDIF;ENDPROCESSP_REG;P_DIV:PROCESS(FULL)VARIABLECNT2:STD_LOGIC;BEGINIFFULL'EVENTANDFULL='1'THENCNT2:=NOTCNT2;-- 如果溢出標(biāo)志信號(hào) FULL為高電平，D觸發(fā)器輸出取反.專業(yè).整理.下載可編輯IFCNT2='1'THENFOUT<='1';ELSEFOUT<='0';ENDIF;ENDIF;ENDPROCESSP_DIV;END;2、編譯過(guò)程1）輸入完程序之后逐個(gè)編譯2）逐個(gè)編譯無(wú)錯(cuò)之后進(jìn)行全程編譯3、將以上模塊生成元器件1）控制6盞燈的模塊：jtdclk MGRESET MYS MRCOUNT[7..0]CGCYCRinst12）控制數(shù)碼管顯示倒計(jì)時(shí)數(shù)的模塊 ：JISHUclk tim[7..0]Sinst3）控制動(dòng)態(tài)掃描顯示的模塊.專業(yè).整理.下載可編輯4）控制分頻的模塊4、建立新的工程,將各個(gè)模塊的元器件用原理圖連接 ，進(jìn)行編譯。原理圖如下：5、系統(tǒng)仿真1）建立新的波形激勵(lì)文件2）在波形編輯器窗口添加節(jié)點(diǎn)3）通過(guò)Edit->EndTime 來(lái)設(shè)定仿真結(jié)束時(shí)間4）在CLOCK窗口中設(shè)置clk的時(shí)鐘周期為10ns.專業(yè).整理.下載可編輯5）點(diǎn)擊save保存通過(guò)Tools下的SimulatorTools項(xiàng)進(jìn)行仿真，然后觀察輸出波形。仿真波形如下：當(dāng)沒(méi)有完成模 60計(jì)數(shù)，即使S=1，狀態(tài)也不