1、計算機(jī)組成原理一、選擇題若十進(jìn)制數(shù)據(jù)為137.625，則其二進(jìn)制數(shù)為（B ）。10001001.11B.10001001.101C.10001011.101D.1011111.101如果X補=11110011,則-X補是（D）。11110011B.01110011C.00001100D.00001101原碼乘法是（A）。先取操作數(shù)絕對值相乘，符號位單獨處理用原碼表示操作數(shù)，然后直接相乘被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘動態(tài)半導(dǎo)體存儲器的特點是（C）在工作中存儲器內(nèi)容會產(chǎn)生變化每次讀出后，需要根據(jù)原存內(nèi)容重新寫入一遍每隔一定時間，需要根據(jù)原存內(nèi)容重新

2、寫入一遍。.在工作中需要動態(tài)地改變訪存地址主存儲器和CPU之間增加高速緩沖存儲器的目的是（A ）。解決CPU和主存之間的速度匹配問題擴(kuò)大主存儲器的容量擴(kuò)大CPU中通用寄存器的數(shù)量既擴(kuò)大主存容量又?jǐn)U大CPU通用寄存器數(shù)量指令系統(tǒng)中采用不同尋址方式的目的主要是（B ）。實現(xiàn)存儲程序和程序控制縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性可以直接訪問外存提供擴(kuò)展操作碼的可能并降低譯碼難度單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常采用（C）。A.采用（C）。A.堆棧尋址B.立即尋址C.隱含尋址D.間接尋址從控制存儲器中讀取一條微指令并執(zhí)行相應(yīng)操作的時間叫（B ）。CPU周

3、期B.微周期 C.時鐘周期 D.機(jī)器周期微程序控制器比組合邏輯控制器速度要慢，主要是由于增加了從（B ）讀取微指令的 時間。主存儲器B.控制存儲器C.高速緩存D.指令寄存器串行接口是指（C）。主機(jī)和接口之間、接口和外設(shè)之間都采用串行傳送主機(jī)和接口之間串行傳送，接口和外設(shè)之間并行傳送主機(jī)和接口之間并行傳送，接口和外設(shè)之間串行傳送系統(tǒng)總線采用串行總線“總線忙”信號由（A ）建立。獲得總線控制權(quán)的設(shè)備B.發(fā)出“總線請求”的設(shè)備C.總線控制器D. CPU在調(diào)頻制記錄方式中，是利用（D）來寫0或1。A-電平高低的變化B.電流幅值的變化C.電流相位的變化D.電流頻率的變化磁盤存儲器的等待時間是指（B）。磁

4、盤旋轉(zhuǎn)一周所需的時間C磁盤旋轉(zhuǎn)一周所需的時間C.磁盤旋轉(zhuǎn)2/3周所需的時間CPU包括（C ）兩部分。A、ALU和累加器C、運算器和控制器計算機(jī)運算速度的單位是（A、MTBF磁盤旋轉(zhuǎn)半周所需的時間磁盤旋轉(zhuǎn)1/3周所需的時間B、ALU和控制器D、ALU和主存儲器B ）。B、MIPSD、MBC、MHZ 18.若十六進(jìn)數(shù)微AC.B，則其十進(jìn)制數(shù)為（C ）。D、MBB、2763A、254.54B、2763C、172.6875D、172.625若十進(jìn)制數(shù)據(jù)為137.5則其八進(jìn)制數(shù)為(B )。A、89.8B、211.4C、211.5D、1011111.101若 x 補=0.1101010，則 x 原=(D

5、)。A、1.0010101B、1.0010110C、0.0010110D、0.1101010若脂用雙符號位，則發(fā)生正溢的特征是：雙符號位為（B ）。A、00B、01C、10D、11補碼加法運算是指（A ）。A、操作數(shù)用補碼表示，連同符號位一起相加B、操作數(shù)用補碼表示，根據(jù)符號位決定實際操作C、將操作數(shù)轉(zhuǎn)化為原碼后再相加D、取操作數(shù)絕對直接相知，符號位單獨處理原碼乘法是（A）。A、先取操作數(shù)絕對值相乘，符號位單獨處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕對值，然后相乘原碼加減交替除法又稱為不恢復(fù)余數(shù)法，因此（C ）。A、不存在

6、恢復(fù)余數(shù)的操作B、當(dāng)某一步運算不夠減時，做恢復(fù)余數(shù)的操作C、僅當(dāng)最后一步余數(shù)為負(fù)時，做恢復(fù)余數(shù)的操作D、當(dāng)某一步余數(shù)為負(fù)時，做恢復(fù)余數(shù)的操作浮點加減中的對階的方法是（A ）。A、將較小的一個階碼調(diào)整到與較大的一個階碼相同B、將較大的一個階碼調(diào)整到與較小的一個階碼相同C、將被加數(shù)的階碼調(diào)整到與加數(shù)的階碼相同D、將加數(shù)的階碼調(diào)整到與被加數(shù)的階碼相同在下列幾種存儲器中，CPU可直接訪問的是（A ）。A、主存儲器B、磁盤C、磁帶D、光盤若存儲周期100ns，每次讀出一個字節(jié)，則該存儲器的數(shù)據(jù)傳輸率為（D ）。A、32x106 位/秒B、8x106 位/秒C、80Mb/#D、80 x106 位/秒靜態(tài)半

7、導(dǎo)體存儲器SRAM指（C ）。A、在工作過程中，存儲內(nèi)容保持不變B、在斷電后信息仍能維持不變C、不需動態(tài)刷新D、芯片內(nèi)部有自動刷新邏輯C、不需動態(tài)刷新D、芯片內(nèi)部有自動刷新邏輯半導(dǎo)體靜態(tài)存儲器SRAM的存儲原理是(A )。A、依靠雙穩(wěn)態(tài)電路C、依靠讀后再生高速緩沖存儲器Cache 一般采取A、隨機(jī)存取方式C、半順序存取方式B、D、B、依靠定時刷新D、信息不再變化(A )。順序存取方式只讀不寫方式31.虛地址是(B )。A、不存在的地址C、主存地址B、D、用戶編程可使用的地址磁盤地址A、不存在的地址C、主存地址B、D、用戶編程可使用的地址磁盤地址32.堆棧指針SP的內(nèi)容是A、棧頂單元內(nèi)容B )。

8、B、棧頂單元地址D、C、棧底單元內(nèi)容為了縮短指令中某個地址段的位數(shù)A、立即尋址C、間接尋址如果按變址方式讀取操作數(shù)A、指令中直接給出的地址C、變址寄存器中存放的地址棧底單元地址有效的方法是采取(D )。B、變址尋址D、寄存器尋址則有效地址是指(B )。B、變址計算獲得的地址D、基址寄存器中存放的地址在向上生長的堆棧中，如果出棧指令POPx的操作定義為：M(x)M(SP)； SP(SP)-1則入棧指令PUSH X應(yīng)定義為(C )。A、M(SP)M(x)； SP (SP)+1B、M (SP) M (x)； SP (SP)-1C、 SP (SP)+1； M (SP) M (x)D、 SP (SP)-

9、1； M (SP) M (x)在微程序控制的計算機(jī)中，若要修改指令系統(tǒng)，只要(D )。A、改變時序控制方式B、改變微指令格式C、增加微命令個數(shù)D、改變控制存儲器的內(nèi)容在不同速度的設(shè)備之間傳送數(shù)據(jù)，(C )。A、必須采用同步控制方式B、必須采用異步控制方式C、可以選用同步方式，也可選用異步方式D、必須采用應(yīng)答方式掛接在總線上的多個部件（B ）。A、只能分時向總線發(fā)送數(shù)據(jù)，并只能分時從總線接收數(shù)據(jù)B、只能分時向總線發(fā)送數(shù)據(jù)，但可同時從總線接收數(shù)據(jù)C、可同時向總線發(fā)送數(shù)據(jù)，并同時從總線接收數(shù)據(jù)D、可同時向總線發(fā)送數(shù)據(jù)，但只能分時從總線接收數(shù)據(jù)總線的數(shù)據(jù)通路寬度是指（A ）。A、能一次并行傳送的數(shù)據(jù)位

10、數(shù)B、可依次串行傳送的數(shù)據(jù)位數(shù)C、單位時間內(nèi)可傳送的數(shù)據(jù)位數(shù)D、可一次傳送的數(shù)據(jù)的最大值串行接口是指（C ）。A、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間串行傳送B、接口與系統(tǒng)總線之間串行傳送，接口與I/O設(shè)備之間并行傳送C、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間串行傳送D、接口與系統(tǒng)總線之間并行傳送，接口與I/O設(shè)備之間并行傳送二、名詞解釋基數(shù)在浮點數(shù)據(jù)編碼中，對階碼所代表的指數(shù)值的數(shù)據(jù)，在計算 機(jī)中是一個常 數(shù)，不用代碼表示。Cache 位于CPU與主存之間的高速緩存，用來存放當(dāng)前頻繁訪問的內(nèi)容。段頁式管理一種虛擬存儲器的管理方式，將存儲空間按邏輯模塊分成段，每段又分成若

11、干個頁。隨機(jī)存取方式可按隨機(jī)地址直接訪問任一存儲單元，存取時間與單元位置無 關(guān)。DRAM 動態(tài)隨機(jī)存取存儲器，即需要采取動態(tài)刷新的RAM。虛擬存儲器依靠操作系統(tǒng)和磁盤的支持，用戶編程時可以使用一個比真實內(nèi)存大得多的存儲器，該存儲器稱為虛擬存儲器。邏輯地址程序員編程時使用的，與內(nèi)存物理地址無固定對應(yīng)關(guān)系的地址。堆棧按先進(jìn)后出（也就是后進(jìn)先出）順序存取的存儲的存儲組織（區(qū)）。立即尋址方式操作數(shù)直接在指令中給出（或：緊跟指令給出），在讀出指令時可立即獲得操作數(shù)。直接尋址由指令直接給出操作數(shù)的存儲地址。寄存器間址由指令給出寄存器號，指定寄存器中存放者操作數(shù)據(jù)的存儲地址。RISC 精簡指令系統(tǒng)計算機(jī)，只

12、采用使用頻度高、簡單、執(zhí)行速度快的指 令類型。 運算器計算機(jī)中完成運算功能的部件，由ALU和寄存器構(gòu)成。 海明距離在信息編碼中，兩個合法代碼對應(yīng)位上編碼不同的位數(shù)。 微程序存儲在控制存儲中的完成指令功能的程序，由微指令組成。消息傳輸方式總線的信息傳輸方式之一，將總線需要傳送的數(shù)據(jù)信息、地址信息、和控制信息等組合成一個固定的數(shù)據(jù)結(jié)構(gòu)以猝發(fā)方式進(jìn)行傳輸。 多級中斷CPU在執(zhí)行中斷服務(wù)程序的過程中可以響應(yīng)級別更高的中斷請求。時鐘周期由主頻脈沖定義得一個定長的基本時間段，通常一個時鐘周期完成一步操作。微程序控制器將執(zhí)行指令所需要的微命令以代碼形式編成微指令序列 （微程序），存入一個控制存儲器，需要時從

13、該存儲器中讀取。按這種方式工作的控制器稱為微程序控制器。硬連接控制器由組合邏輯構(gòu)成的控制器，也稱組合電路控制器。組合邏輯電路是由“與”門、“或”門以及“非”門等電路構(gòu)成的不具有記憶能力的數(shù)字電路，主設(shè)備申請并獲得總線控制權(quán)的設(shè)備，在收發(fā)雙方中主動的一方。同步通信方式-在采用這種方式的總線傳輸中，各設(shè)備從一個公共的（統(tǒng) 一的）時序信號中獲得定時信息（或：由統(tǒng)一的時序信號進(jìn)行同步定時。）或指出：其明顯特征是由一定頻率的時鐘信號定義了等間隔的時鐘周期。總線一組可由多個部件分時共享的信息傳輸線。程序查詢I/O方式啟動I/O設(shè)備后，CPU程序查詢，若未準(zhǔn)備好則等待，若條件已具備則執(zhí)行I/O操作。74、D

14、MA方式直接依靠硬件實現(xiàn)主存與外設(shè)之間的數(shù)據(jù)直接傳輸，傳輸過程本身不需CPU程序干預(yù)。75、微程序控制-采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器 指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操 作命令。76、 存儲器帶寬每秒從存儲器進(jìn)出信息的最大數(shù)量，單位可以用字/秒或字節(jié)/秒或位 /秒來表示。77、RISCRISC是精簡指令系統(tǒng)計算機(jī)，通過有限的指令條數(shù)簡化處理器設(shè)計，已達(dá)到提高系統(tǒng)執(zhí)行速度的目的。78、中斷隱指令及功能中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷 周期內(nèi)由硬件自動完成的一條指令，其功能包括保護(hù)程序斷點、尋找

15、中斷服務(wù)程序的入口地 址、關(guān)中斷等功能。三、填空題 軟件系統(tǒng)包括：系統(tǒng)軟件和應(yīng)用軟件。從一條指令的啟動到下一條指令的啟動的間隔時間稱為 指令周期按照傳輸數(shù)據(jù)格式不同劃分，總線數(shù)據(jù)通信方式可分為串行總線 和_并行總線兩類。對I/O數(shù)據(jù)傳送的控制方式，可分為：程序直接控制方式、程序中斷方式、DMA方 TOC o 1-5 h z 式、|通道控制方式。 光盤的結(jié)構(gòu)包括：光盤基片、存儲介質(zhì)和密封層。系統(tǒng)軟件主要包括：操作系統(tǒng)和語言處理程序及診斷程序等。任何進(jìn)位計數(shù)制都包含基數(shù)和位權(quán)兩個基本要素。十六進(jìn)制的基數(shù)為16，其中第i位的權(quán)為16i。8421BCD碼中，十進(jìn)制數(shù)字“5”的BCD碼的前面加上奇校驗位

16、后，為10101。設(shè)字長8位（含1位符號位），真值 X=-1011，則X原二I 10001011。在浮點加法算中，當(dāng)尾數(shù)需要右移時，應(yīng)進(jìn)行舍入處理。常用的舍入方法有舍1入法和恒置1法這兩種。按照存儲器的不同工作方式可以將存儲器分為隨機(jī)存取存儲器（RAM）、只讀存儲器（ROM、順序存取存儲器（SAM）和直接存取存儲器（有靜態(tài)RAM與動態(tài)RAM可供選擇，在構(gòu)成大容量主存時，一般就選擇動態(tài)RAM。與靜態(tài)MOS型存儲器相比，動態(tài) MOS型存儲器的最大特點是存儲信息需要不斷地刷新。主存儲器進(jìn)行兩次連續(xù)、獨立的操作（讀/寫）之間所需的時間稱作 主存讀/寫周期（T程序訪問的局部性原理 為Cache的引入提供

17、了理論依據(jù)。256某機(jī)器指令系統(tǒng)中，指令的操作碼為8位，則該指令系統(tǒng)最多可以有256種指令。如果零地址指令的操作數(shù)在內(nèi)存中，則操作數(shù)地址隱式地由堆棧指針（Sp）來指明。如指令中給出形式地址為D，則間接尋址方式獲得操作數(shù)的有效地址為 以D為地址的存儲單如果說變址尋址方式主要是面向用戶的，那么基址尋址一般是面向系統(tǒng)的。在CPU的狀態(tài)寄存器中，常設(shè) 置以下狀態(tài)位：零標(biāo)志位（Z），負(fù)標(biāo)志位（N）， 溢出標(biāo)志位（V）和進(jìn)位或借位標(biāo)志俾在組合邏輯控制器中，當(dāng)一條指令取出后，組合邏輯網(wǎng)絡(luò)的輸出分兩部分，時序計數(shù)器其主要部分是產(chǎn)生執(zhí)行該指令所需的控制信號，另一部分送到時序計數(shù)器，以便在執(zhí)行步驟較短的情況下，控

18、制下縮短指令的執(zhí)行時間。在微程序控制中，一個節(jié)拍中所需要的一組微命令，被編成一條 微指令 。系統(tǒng)總線是用來連接系統(tǒng)內(nèi)部各大部件的總線。輸入輸出的目的是實現(xiàn)rCpu和 場設(shè)之間的信息傳送。目前微機(jī)系統(tǒng)上使用的鼠標(biāo)器有兩種類型，一種是 機(jī)械式的，另一種是光電式的104.在現(xiàn)有的外存儲器中，啟示密度最高的是104.在現(xiàn)有的外存儲器中，啟示密度最高的是光盤存儲器可以根據(jù)中斷源在系統(tǒng)中的位置，將中斷源分為內(nèi)部中斷和外部中斷兩類。一般運算器除法錯是內(nèi)中斷一般運算器除法錯是內(nèi)中斷；鍵盤輸入請求中斷是外中斷在不改變中斷響應(yīng)次序的條件下，通過改寫中斷屏蔽字可以改變中斷處理次序。在程序中斷控制方式中，雖有中斷請求

19、，但為了保證禁止某些中斷以提供某一特定的服務(wù)，這可以由CPU中的 中斷允許 觸發(fā)器和為中斷源設(shè)置的中斷屏蔽觸發(fā)器控制實現(xiàn)。中斷屏蔽觸發(fā)器控制實現(xiàn)。通道程序在內(nèi)存中的首地址由I通道地址字 給出。109、某浮點數(shù)基值為2,階符1位，階碼3位，數(shù)符1位，尾數(shù)7位，階碼和尾數(shù)均用補碼表示，尾數(shù)采用規(guī)格化形式，用十進(jìn)制數(shù)寫出它所能表示的最大正數(shù)一127，非 0最小正數(shù)1/512最大負(fù)數(shù)I -1/512-1/32768，最小負(fù)數(shù)非 0最小正數(shù)1/512110、變址尋址和基址尋址的區(qū)別是：在基址尋址中，基址寄存器提供 基地址 ，指 令提供偏移量 ；而在變址尋址中，變址寄存器提供偏移量 ，指令提 供基地址 。

20、111、 影響流水線性能的因素主要反映在和兩個方面。112、設(shè)機(jī)器數(shù)字長為16位（含1位符號位）。若1次移位需10ns，一次加法需10ns，則補碼除法需300nS時間，補碼BOOTH算法最多需要310nS時間。113、CPU從主存取出一條指令并執(zhí)行該指令的時間叫 指令周期，它通常包含若干組成多級個機(jī)器周期，而后者又包含若十個時鐘周期 。機(jī)器周期 時序系統(tǒng)。組成多級四、簡答題簡述主存與CACHE之間的映象方式?！敬鸢浮恐鞔媾cCACHE之間的映象方式有直接映象、全相聯(lián)印象、組相聯(lián)印象三種。直接 映象是指主存儲器中的每個塊只能夠映象到CACHE中唯一一個指定塊的地址映象方式。全相 聯(lián)映象是指每個主存

21、塊都能夠映象到任一 CACHE塊的地址映象方式。組相聯(lián)印象是直接映象 和全相聯(lián)映象兩種方式的結(jié)合，它將存儲空間分成若干組，在組間采用直接映象方式，而在 組內(nèi)采用全相聯(lián)印象方式。簡述存儲器間接尋址方式的含義，說明其尋址過程?！敬鸢浮亢x：操作數(shù)的地址在主存儲器中，其存儲器地址在指令中給出。尋址過程：從指令中取出存儲器地址，根據(jù)這個地址從存儲器中讀出操作數(shù)的地址， 再根據(jù)這個操作數(shù)的地址訪問主存，讀出操作數(shù)。微程序控制器主要由哪幾部分構(gòu)成?它是如何產(chǎn)生控制信號的？【答案】微程序控制器主要由控制存儲器、微指令寄存器uIR、微地址寄存器uAR、地 址轉(zhuǎn)移邏輯等構(gòu)成。操作控制信號的產(chǎn)生：事先把操作控制信

22、號以代碼形式構(gòu)成微指令，然后存放到控制存儲器 中，取出微指令時，其代碼直接或譯碼產(chǎn)生操作控制信號。117 .簡述提高總線速度的措施?！敬鸢浮繌奈锢韺哟危?增加總線寬度；2增加傳輸?shù)臄?shù)據(jù)長度；3縮短總線長度；4降低 信號電平；5采用差分信號；6采用多條總線。從邏輯層次：1簡化總線傳輸協(xié)議；2采用總 線復(fù)用技術(shù)；3采用消息傳輸協(xié)議。簡述中斷方式的接口控制器功能?！敬鸢浮恐袛喾绞降慕涌诳刂破鞴δ埽耗芟駽PU發(fā)出中斷請求信號；能發(fā)出識別代碼 提供引導(dǎo)CPU在響應(yīng)中斷請求后轉(zhuǎn)入相應(yīng)服務(wù)程序的地址；CPU要能夠?qū)χ袛嗾埱筮M(jìn)行 允許或禁止的控制；能使中斷請求參加優(yōu)先級排隊。CPU與DMA訪問內(nèi)存沖突的裁決的

23、方法有哪些？【答案】CPU等待DMA的操作；DMA乘存儲器空閑時訪問存儲器；CPU與DMA交替 訪問存儲器。8位無符號整數(shù)和8位定點原碼整數(shù)的表示范圍分別是多少?參考要點：8位無符號整數(shù)的范圍：0 255。8位定點原碼整數(shù)的范圍：-127 127。在浮點數(shù)中，階碼的正負(fù)和尾數(shù)的正負(fù)各代表什么含意？對實際數(shù)值的正負(fù) 與大小有何影響？參考要點： 階碼為正，表示將尾數(shù)擴(kuò)大。階碼為負(fù)，表示將尾數(shù)縮小。尾數(shù)的正負(fù)代表浮點數(shù)的正負(fù)。SRAM依靠什么存儲信息？ DRAM依靠什么存儲信息？何為存“0” ?何為存“1” ？參考要點：SRAM依靠雙穩(wěn)態(tài)電路（內(nèi)部交叉反饋）存儲信息，其中一種穩(wěn)態(tài)為0,另一種穩(wěn)態(tài)則為

24、 1。DRAM依靠電容暫存電荷存儲信息，充電至高電平為1，放電至低電平為0。123、靜態(tài)存儲器依靠什么存儲信息？動態(tài)存儲器又依靠什么原理存儲信息？試比較它們的優(yōu)缺點參考要點： 靜態(tài)存儲器以雙穩(wěn)態(tài)觸發(fā)器為存儲信息的物理單元，依靠內(nèi)部交叉 反饋保存信息。速度較快，不需動態(tài)刷新，但集成度稍低，功耗大。動態(tài)存儲器依靠電容上暫存電荷來存儲信息，電容上有電荷為1，無電荷為0。集成度高，功耗小，速度悄慢，需定時刷新。存儲器芯片中采用地址復(fù)用技術(shù)有什么優(yōu)點？參考要點:要增加一存儲器芯片的容量時，其所需的地址線也要隨之增加，如果采 用地址復(fù)用技術(shù)，將把地址分批送入芯片。這樣可以保證不增加芯片的地址引腳， 從而保

25、證芯片的外部封裝不變。在“Cache 主存一輔存三級存儲體系中，“Cache 主存”結(jié)構(gòu)與“主存一輔存”結(jié)構(gòu)的引入各為了解決什么問題？參考要點：“Cache-主存”結(jié)構(gòu)的引入是為了解決主存與CPU速度不匹配的問題?！爸鞔嬉惠o存”結(jié)構(gòu)的引入是為了解決主存儲器容量不足的問題。在CPU中，哪些寄存器屬于控制用的指令部件？它們各起什么作用？參考要點：程序計數(shù)器PC,提供取指地址，從而控制程 序執(zhí)行順序。指令寄存器IR,存放現(xiàn)行指令，作為產(chǎn)生各種微操作命令的基本邏輯依據(jù)。狀態(tài)寄存器SR,記錄程序運行結(jié)果的某些特征標(biāo)志，或用來設(shè)置程序運行 方式與優(yōu)先級。參與形成某些微操作命令。微程序控制器如何產(chǎn)生微指令？

26、微指令、微程序與機(jī)器指令之間的對應(yīng)關(guān)系如何？參考要點：微程序控制器是從控制存儲器中讀取微指令，從而產(chǎn)生微指令。一條微指令包含的微指令控制實現(xiàn)一步（一個時鐘周期）操作，若干條微 指令組成的一段微程序解釋執(zhí)行一條機(jī)器指令，整個微程序?qū)崿F(xiàn)指令系統(tǒng)功能。總線接口的分類方法有哪幾類？請分別按這幾種方法說明接口的分類。 參考要點： 按數(shù)據(jù)傳送的格式分為：串行接口、并行接口。按時序控制方式分為：中斷接口、DMA接口、程序查詢方式接口。何謂存儲總線？何謂 I/O總線？各有何特點？參考要點：存儲總線是連接CPU和主存儲器之間的專用總線，速度高。I/O總線是連接主機(jī)（CPU、M）與I/O設(shè)備之間的總線，可擴(kuò)展性好

27、。何謂同步傳送方式？何謂異步傳送方式？參考要點：同步方式：數(shù)據(jù)傳送由一個統(tǒng)一的時序信號同步定時（或：從同一個公共的時鐘信號中獲得定時信號）。有固定的時鐘周期、總線周期劃分。 異步方式：數(shù)據(jù)傳送用應(yīng)答方式實現(xiàn)，沒有時鐘周期劃分；總線周期根據(jù) 實際需要而定，需長則長、能短則短。計算機(jī)系統(tǒng)中異步控制方式的三個主要特點是什么？參考要點:系統(tǒng)中沒有統(tǒng)一的時鐘，各部件有自己的時鐘信號，各個微操作的進(jìn)行 是采用應(yīng)答方式工作。在字符顯示器中，何時訪問一次字符發(fā)生器？其地址碼如何形成？參考要點： 每當(dāng)點（列）計數(shù)器一個計數(shù)循環(huán)后，就訪問一次緩沖存儲器，緊 跟著訪問一次字符 發(fā)生器。由緩沖存儲器讀出的字符代碼作為

28、高位地址，線（行）計數(shù)器的計數(shù)值作 為低位地址。請說明常見的中斷處理程序入口產(chǎn)生方法。參考要點：現(xiàn)在普遍采用向量中斷方式：將各中斷處理程序入口地址組織在中斷向量表中，存在主存中的一段特定區(qū)域；獲得批準(zhǔn)的中斷源向CPU送入一個編碼（如中斷類型碼），CPU將它變換為一個向量地址；據(jù)此訪問中斷向量表，從中讀取處 理程序入口地址。以DMA方式實現(xiàn)傳送，大致可分為哪幾個階段？參考要點：DMA傳送前的預(yù)置階段（DMA初始化）數(shù)據(jù)傳送階段（DMA傳送）傳送后的結(jié)束處理請比較說明中斷方式與 DMA方式的異同（產(chǎn)生方式、處理方式、應(yīng)用場合等 方面）。參考要點：相同點：二者都由隨機(jī)請求引起。 不同點：中斷方式通過

29、執(zhí)行處理程序進(jìn)行處理，DMA方式直接依靠硬件實現(xiàn)數(shù)據(jù)直傳。中斷方式可處理復(fù)雜事件、控制中低速I/O操作，DMA方式適于簡單的、高速的數(shù)據(jù)批量傳送。五、計算題將二進(jìn)制數(shù)101101.101轉(zhuǎn)換為十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)?！敬鸢浮?1)先將101101.101B展開成多項式101101.101B = 1 X2 5+1 X2 3+1 X2 2+1 X2 0+1 X2 -1+1 X2 -3 = 45.625101101.101B =55.50101101.101B = 2D.AH已知x原=10110101，求真值x及其x的補碼和反碼。【答案】（1）真值=-0110101（2）X補= 110010

30、11（3）X反= 11001010某計算機(jī)字長為8位，X=-0.01011，要求用補碼算術(shù)移位方法求得下列機(jī)器數(shù):（1）0.5x補（2）2x補（3）0.25x補【答案】X補= 1.1010100X補算術(shù)右移1位得：1/2補=1.1101010X補算術(shù)左移1位得：2X補=1.01010001/2X補算術(shù)右 移1位得：1/4X補= 1.1110101已知 x=10101110 , y= 10010111，求：xVy(2 ) xA y【答案】(1) xVy= 10101110V 10010111= 10111111( 2) xA y= 10101110A 10010111= 10000110用原碼加

31、減交替除法求x/y=? , x=5 , y=2。寫出分步計算過程及答案（商、余數(shù)）。8位）【答案】x=5,則|x|=00000101 8位）y=2,則 |y|=0010 、 -|y|=1110結(jié)果：商(0010) 結(jié)果：商(0010) 2=(2) 10余 0001 210141、用原碼恢復(fù)余數(shù)法進(jìn)行7：3運算。要求寫出每一步運算過程及運算結(jié)果。【答案】7的原碼0111, 3的原碼0011，結(jié)果符號是0 0=0原碼恢復(fù)余數(shù)法求7/3的分步運算過程。循環(huán)步驟余巍(RO R1 ?.：.0初始值UU00 Dili左移1位商oono moM Donuai inn加001B商00000 11.0 T CD

32、左移1位COOL 110011mo uno加1 001U商0oooi iioo :a左移1位coil LOGO3柄 00110000 1000商Joodo i r l)左移1位000 t 00014M Don1110 0001加0011,屜00001 0001 E 1-P*h_芹K_1T至【分析】擬出任意一條指令讀取和執(zhí)行流程，前三步都完全一樣，即讀取指令的步驟都一 樣。PC 一MAR送指令地址PC+1 一PC計算下一條指令的地址DBUS一MDR，MDR IR 讀入指令考試時，無論如何，也要寫上這三步。執(zhí)行流程根據(jù)指令的含義來寫，JMP #A 指令的含義是程序跳轉(zhuǎn)至指令PC中存放的地址值加上指

33、令中給出的偏移量所得的地址，艮即 IR （地址段）+PC 一PC，根據(jù)指令的含義和單總線結(jié)構(gòu)的特點就可以寫出指令執(zhí)行流程?！敬鸢浮縋CMARPC+1 一PCDBUS一MDR，MDR 一IRPC一YIR （地址段）+Y 一ZZ一PC用64KX16位/片的SRAM存儲器芯片設(shè)計一個總?cè)萘繛?56KX32位存儲器，CPU地址 總線為A19A0（低位），雙向數(shù)據(jù)總線D31D0（低位），讀寫控制信號為，芯片的片選控制 信號為 。請寫出片選信號邏輯式，繪出該存儲器邏輯框圖，注明各信號線。【分析】用64KX16位/片的RAM存儲芯片構(gòu)成一個256KX32位的存儲器，所需的芯片 數(shù)量為：（256K X 32）/（64K X 16）=8片，每兩片作為一組共4組，每組內(nèi)采用位擴(kuò)展法 組成一個64K X32的模塊，4個64K X32的模塊按字?jǐn)U展法構(gòu)成256KX32位的存儲器。 此