1、 ：以二進(jìn)制為原理的數(shù)字電路：以二進(jìn)制為原理的數(shù)字電路 組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路 輸出信號(hào)只是該時(shí)刻的輸入信號(hào)的函數(shù)輸出信號(hào)只是該時(shí)刻的輸入信號(hào)的函數(shù) 與其它時(shí)刻的輸入狀態(tài)無(wú)關(guān)與其它時(shí)刻的輸入狀態(tài)無(wú)關(guān) 無(wú)記憶功能無(wú)記憶功能 門(mén)門(mén)( (電子開(kāi)關(guān)電子開(kāi)關(guān)) )滿(mǎn)足一定條件時(shí)滿(mǎn)足一定條件時(shí)電路允許信號(hào)通過(guò)電路允許信號(hào)通過(guò) 開(kāi)關(guān)接通開(kāi)關(guān)接通 開(kāi)門(mén)狀態(tài)：開(kāi)門(mén)狀態(tài)：關(guān)門(mén)狀態(tài)：關(guān)門(mén)狀態(tài)：條件不滿(mǎn)足時(shí)條件不滿(mǎn)足時(shí)電路不允許信號(hào)通過(guò)電路不允許信號(hào)通過(guò) 開(kāi)關(guān)斷開(kāi)開(kāi)關(guān)斷開(kāi) 是用以實(shí)現(xiàn)邏輯運(yùn)算的電子電路，又稱(chēng)邏輯門(mén)是用以實(shí)現(xiàn)邏輯運(yùn)算的電子電路，又稱(chēng)邏輯門(mén) 集成門(mén)電路是構(gòu)成數(shù)字集成電路的一部分集

2、成門(mén)電路是構(gòu)成數(shù)字集成電路的一部分?；蜷T(mén)、與門(mén)、非或門(mén)、與門(mén)、非門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。正邏輯：正邏輯：高電位對(duì)應(yīng)高電位對(duì)應(yīng)“1”1”；低電位對(duì)應(yīng)；低電位對(duì)應(yīng)“0”0”。一般采用正邏輯一般采用正邏輯負(fù)邏輯：負(fù)邏輯：高電位對(duì)應(yīng)高電位對(duì)應(yīng)“0”0”；低電位對(duì)應(yīng)；低電位對(duì)應(yīng)“1”1”。數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）分別來(lái)表示兩個(gè)邏輯值（邏輯分別來(lái)表示兩個(gè)邏輯值（邏輯1 1和邏輯和邏輯0 0）。）。 邏輯邏輯0 邏輯邏輯0 邏輯邏輯0 邏輯邏輯1 邏輯邏輯1 在數(shù)字電路中，對(duì)電壓值為多少并不重

3、要，在數(shù)字電路中，對(duì)電壓值為多少并不重要，只要能判斷高低電平即可。只要能判斷高低電平即可。高電平，對(duì)應(yīng)高電平，對(duì)應(yīng)“1” 。低電平，對(duì)應(yīng)低電平，對(duì)應(yīng)“0” 。100VVcc V V正邏輯正邏輯 U開(kāi)關(guān)合為開(kāi)關(guān)合為“1”1”，斷為，斷為“0” 0” 燈亮燈亮為為“1”1”A BF輸入信號(hào)是輸入信號(hào)是“條件條件”，輸出信號(hào)是，輸出信號(hào)是“結(jié)果結(jié)果”，因此輸入、輸出之間存在，因此輸入、輸出之間存在一定的因果關(guān)系，稱(chēng)其為一定的因果關(guān)系，稱(chēng)其為邏輯關(guān)系邏輯關(guān)系。它可以用：邏輯表達(dá)式它可以用：邏輯表達(dá)式 圖形圖形 狀態(tài)表（真值表）來(lái)描述狀態(tài)表（真值表）來(lái)描述 ：ABF0 0 0 01 11 11 10 0

4、1 1 0 00 0 1 11 1 1 1：BAF ：ABF0 00 01 10 01 11 10 01 10 0 1 11 11 1AFB1輸入可以是任意個(gè)輸入可以是任意個(gè)有有“1”出出“1”又稱(chēng)為邏輯加又稱(chēng)為邏輯加：=0+A=1+A=+ AA或門(mén)除實(shí)現(xiàn)或邏輯關(guān)系外，還可以起控制門(mén)的作用或門(mén)除實(shí)現(xiàn)或邏輯關(guān)系外，還可以起控制門(mén)的作用信號(hào)輸入端信號(hào)輸入端信號(hào)控制端信號(hào)控制端當(dāng)當(dāng) B = 0 0 時(shí)時(shí)，F(xiàn) = A 門(mén)打開(kāi)門(mén)打開(kāi)當(dāng)當(dāng) B = 1 1 時(shí)時(shí)，F(xiàn) = 1 1 門(mén)關(guān)閉門(mén)關(guān)閉AFB1例例12.1.1A1AFD1D2AB+12VuAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3

5、V3.3V( uD=0.3V )真值表真值表：AFB&與邏輯表達(dá)式與邏輯表達(dá)式：BAF F0 0 0 00 01 1AB0 00 01 10 01 11 10 01 10 00 01 10 0ABF0 0 0 01 1 0 00 0 1 11 1 1 1有有“0”出出“0”：=0A=1A= AA與門(mén)除實(shí)現(xiàn)與邏輯關(guān)系外，也可以起控制門(mén)的作用。與門(mén)除實(shí)現(xiàn)與邏輯關(guān)系外，也可以起控制門(mén)的作用。當(dāng)當(dāng) B =1 1 時(shí)時(shí)，F(xiàn) = A 門(mén)打開(kāi)門(mén)打開(kāi)當(dāng)當(dāng) B = 0 0 時(shí)時(shí)，F(xiàn) = 0 0 門(mén)關(guān)閉門(mén)關(guān)閉AFB信號(hào)輸入端信號(hào)輸入端信號(hào)控制端信號(hào)控制端&例例：12.1.20AAUAFR邏輯符號(hào)邏

6、輯符號(hào)1AF邏輯式邏輯式：AF 真值表真值表AF 0 00 01 11 1波形波形：AF0 01 10 01 1邏輯非的運(yùn)算規(guī)律邏輯非的運(yùn)算規(guī)律：=+ AA= AA=A10A或門(mén)、與門(mén)、非門(mén)小結(jié)或門(mén)、與門(mén)、非門(mén)小結(jié)：或邏輯或邏輯邏輯加邏輯加 非邏輯非邏輯邏輯非邏輯非BAF運(yùn)算規(guī)律運(yùn)算規(guī)律AAAAAA110與邏輯與邏輯邏輯乘邏輯乘BAFAAAAAA100AF AAAAAA01邏輯式邏輯式：BAF邏輯符號(hào)邏輯符號(hào)：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱(chēng)之為稱(chēng)之為: : TransistorTransistor Transistor Logic Transis

7、tor Logic。11ABF0 0 10 1 0 A B F1 0 01 1 0真值表真值表 是電壓控制元件，靜態(tài)功耗小。允許電源電壓范是電壓控制元件，靜態(tài)功耗小。允許電源電壓范圍寬圍寬（3 18V）。）。規(guī)律規(guī)律：有：有 1 1 則則 0 0 全全 0 0 則則 1 1&ABF邏輯式邏輯式：BAF0 0 10 1 1 A B F1 0 11 1 0邏輯符號(hào)邏輯符號(hào)真值表真值表控制門(mén)控制門(mén)當(dāng)當(dāng) B =1 1 時(shí)時(shí)，F(xiàn) = A 門(mén)打開(kāi)門(mén)打開(kāi)當(dāng)當(dāng) B = 0 0 時(shí)時(shí)，F(xiàn) = 1 1 門(mén)關(guān)閉門(mén)關(guān)閉規(guī)律規(guī)律：有：有 0 0 則則 1 1 全全 1 1 則則 0 0例例：TTL門(mén)電路芯片門(mén)電

8、路芯片(型號(hào) 74LS00)&1413121110 9 8 1 2 3 4 5 6 7 &引腳電源電源VCC地地GNDA = 0 0，B = 0 0， F = 1 1A = 0 0，B = 1 1， F = 1 1A = 1 1，B = 0 0， F = 1 1T1 處于飽和狀態(tài)處于飽和狀態(tài) T3 導(dǎo)通導(dǎo)通 T2 和和 T4 處于截止處于截止A = 1 1，B = 1 1， F = 0 0 T1 和和 T3 截止截止 T2 和和 T4 飽和導(dǎo)通飽和導(dǎo)通: 與非門(mén)的輸入與非門(mén)的輸入A、B波形如圖所示波形如圖所示, 畫(huà)出輸出畫(huà)出輸出F的的波形波形。ABF&ABFF=AB真值

9、表真值表 A B F 0 0 1 0 1 1 1 0 1 1 1 0&ABF&ABF10： 具有具有0、1、Z 三種輸出狀態(tài)三種輸出狀態(tài)&ABFEENF&ABEENZFEBAFE=0=1=Z=F1=EBA=F0=E高阻狀態(tài)高阻狀態(tài)高阻狀態(tài)高阻狀態(tài)Z為高阻狀態(tài)即開(kāi)路狀態(tài)為高阻狀態(tài)即開(kāi)路狀態(tài)控制端控制端E1E2E3公用總線(xiàn)公用總線(xiàn)三態(tài)門(mén)主要作為三態(tài)門(mén)主要作為T(mén)TLTTL電路與電路與總線(xiàn)總線(xiàn)間的間的接口電路接口電路。工作時(shí)，工作時(shí)，E E1 1、E E2 2、E E3 3分時(shí)分時(shí)接入高電平。接入高電平。 與門(mén)與門(mén) 或門(mén)或門(mén) 非門(mén)非門(mén)F=AB F=A+BAF &

10、ABFABFABFABF ABFABF A1FAFAFAF 與非門(mén)與非門(mén) 或非門(mén)或非門(mén)BAF BAF &ABFABFABF 1ABFABF ABFABE&ABE&ABE國(guó)家標(biāo)準(zhǔn)國(guó)家標(biāo)準(zhǔn) 三態(tài)門(mén)三態(tài)門(mén)( (兩輸入與非兩輸入與非) ) 與或非門(mén)與或非門(mén)CDAB +ABCDFABCDF& 1&各種邏輯門(mén)的相互轉(zhuǎn)換各種邏輯門(mén)的相互轉(zhuǎn)換例例12.2.1與非門(mén)可以轉(zhuǎn)換成其他各種邏輯門(mén)與非門(mén)可以轉(zhuǎn)換成其他各種邏輯門(mén)。&AF&F&AB&F&B&ABABAFABBA1、與非門(mén)轉(zhuǎn)換為非門(mén)與非門(mén)轉(zhuǎn)換為非門(mén)2、與非門(mén)轉(zhuǎn)換為與門(mén)與非

11、門(mén)轉(zhuǎn)換為與門(mén)3、與非門(mén)轉(zhuǎn)換為或門(mén)與非門(mén)轉(zhuǎn)換為或門(mén) 組合邏輯電路分析一般是根據(jù)已知邏輯電路圖組合邏輯電路分析一般是根據(jù)已知邏輯電路圖求出其邏輯功能的過(guò)程求出其邏輯功能的過(guò)程 : :由門(mén)電路組成的邏輯電路，是無(wú)由門(mén)電路組成的邏輯電路，是無(wú)記憶功能的邏輯部件。記憶功能的邏輯部件。組合組合邏輯邏輯電路電路A1A2AiL1L2Lj 邏輯代數(shù)又稱(chēng)布爾代數(shù)，用于描述客觀事物邏輯邏輯代數(shù)又稱(chēng)布爾代數(shù)，用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，是研究數(shù)字電路的數(shù)學(xué)工具。關(guān)系的數(shù)學(xué)方法，是研究數(shù)字電路的數(shù)學(xué)工具。 根據(jù)根據(jù)“”、“”、“”三種基本運(yùn)算可以三種基本運(yùn)算可以得出基本運(yùn)算法則。得出基本運(yùn)算法則。AAAAAA0

12、11AAAAAA100AAAAAA01 根據(jù)基本運(yùn)算法則，推出其它邏輯運(yùn)算法則。根據(jù)基本運(yùn)算法則，推出其它邏輯運(yùn)算法則。：。自等律自等律0-1律律重疊律重疊律互補(bǔ)律互補(bǔ)律復(fù)原律復(fù)原律交換律交換律結(jié)合律結(jié)合律分配律分配律吸收律吸收律反演律反演律AAAA100011AAAAAAAA01AAAAAA ABBAABBABCACBACBABCACBACBA)()()()()()()()()()()()(CABACBACABACBAABAAAABA)(BABABABAABBAABABAA)(試證明試證明： A+AB=A 1、A+AB = A+B的推廣的推廣A+ABC = A+BCAB+ABC = AB+C

13、A+AB = A+ BAB+ABC = AB+C = A+B+C2、AB = A+B的推廣的推廣ABC = A+B+C同理同理：A+B+C = A B C二、推廣舉例二、推廣舉例A B0 00 11 01 1A+AB0+00=00+01=0 1+10=11+11=1A0011 A+AB=A(1+B)=A1=A 一、證明舉例一、證明舉例 邏輯函數(shù)式中，包含的邏輯函數(shù)式中，包含的運(yùn)算的運(yùn)算的；每一項(xiàng)中每一項(xiàng)中包含包含運(yùn)算的運(yùn)算的，則此函數(shù)式為最簡(jiǎn)函數(shù)式，則此函數(shù)式為最簡(jiǎn)函數(shù)式 有有式和式和式。式。 F=AB+(A+B)C = AB+ABC = AB+C= AB+C ABC例例：F=AB+AC+BC

14、 化為化為=（最簡(jiǎn)與非最簡(jiǎn)與非- -與非式與非式）將將式取兩次非可得式取兩次非可得式。式。（最簡(jiǎn)與或式最簡(jiǎn)與或式）例例1： 化簡(jiǎn)化簡(jiǎn)CABCBACBAABCF)()(BBCABBACCAAC A例例2： 化簡(jiǎn)化簡(jiǎn)CBCAABF)(AACBCAABCBACACABABCAABBABAA例例3：化簡(jiǎn)化簡(jiǎn)CBACBAABCFABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAF例例4：化簡(jiǎn)化簡(jiǎn)例例5：化簡(jiǎn)化簡(jiǎn)DBCDCBADABABCFDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB

15、分析分析：設(shè)計(jì)設(shè)計(jì)：給定給定 邏輯圖邏輯圖得到得到邏輯功能邏輯功能分析分析 給定給定邏輯功能邏輯功能畫(huà)出畫(huà)出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì)即電路結(jié)構(gòu)即電路結(jié)構(gòu)即輸入輸出關(guān)系即輸入輸出關(guān)系1. 由給定的邏輯圖逐級(jí)寫(xiě)出邏輯關(guān)系表達(dá)式由給定的邏輯圖逐級(jí)寫(xiě)出邏輯關(guān)系表達(dá)式。2. 利用利用邏輯代數(shù)邏輯代數(shù)對(duì)輸出結(jié)果進(jìn)行變換或化簡(jiǎn)對(duì)輸出結(jié)果進(jìn)行變換或化簡(jiǎn)。3. 列出輸入輸出真值表列出輸入輸出真值表。4.根據(jù)真值表或表達(dá)式分析出邏輯電路的功能根據(jù)真值表或表達(dá)式分析出邏輯電路的功能。 組組合合邏邏輯輯電電路路邏邏輯輯表表達(dá)達(dá)式式最最簡(jiǎn)簡(jiǎn)表表達(dá)達(dá)式式真真值值表表邏邏輯輯功功能能化化簡(jiǎn)簡(jiǎn)變變換換F = F2 F3= A

16、AB B AB.A B.A B.A. .A BBF1.AB&FF3F2.反演律反演律反演律反演律ABF001 100111001=A B.A B.F = AB AB .AB.BAFA B = AB +AB=A B =1ABF邏輯符號(hào)邏輯符號(hào)=A BABF001 1001001111例例3：分析下圖的邏輯功能。分析下圖的邏輯功能。 01被封鎖被封鎖1=1BMF&2&3&4A1AAA =010被封鎖被封鎖1 M=1時(shí)選通時(shí)選通A路信號(hào)；路信號(hào)； M=0時(shí)選通時(shí)選通B路信號(hào)。路信號(hào)。M&2&3&4AB1F選通電路選通電路BBB =C&2

17、&31 15ABF&1&4例例4 4：分析下圖的邏輯功能分析下圖的邏輯功能 CABCBABCAABCF)(CBAABCCBAABC 只有當(dāng)只有當(dāng)A A，B B，C C全相同全相同時(shí)，輸出才為時(shí)，輸出才為“1”1”，否，否則為則為“0”0”。此電路為。此電路為“判一致電路判一致電路”1F2F3F4F 例例 12.3.1 如圖所示是一個(gè)可用于保險(xiǎn)柜等場(chǎng)合的密如圖所示是一個(gè)可用于保險(xiǎn)柜等場(chǎng)合的密碼鎖控制電路。開(kāi)鎖的條件是碼鎖控制電路。開(kāi)鎖的條件是：(1) 要撥對(duì)密碼；要撥對(duì)密碼；(2) 要將開(kāi)要將開(kāi)鎖控制開(kāi)關(guān)鎖控制開(kāi)關(guān) S 閉合。如果以上兩個(gè)條件都得到滿(mǎn)足，開(kāi)鎖信閉合。如果以

18、上兩個(gè)條件都得到滿(mǎn)足，開(kāi)鎖信號(hào)為號(hào)為 1 1，報(bào)警信號(hào)為，報(bào)警信號(hào)為 0 0，鎖打開(kāi)而不發(fā)出報(bào)警信號(hào)。撥錯(cuò)密，鎖打開(kāi)而不發(fā)出報(bào)警信號(hào)。撥錯(cuò)密碼則開(kāi)鎖信號(hào)為碼則開(kāi)鎖信號(hào)為 0 0，報(bào)警信號(hào)為報(bào)警信號(hào)為 1 1，鎖打不開(kāi)而警鈴報(bào)警。，鎖打不開(kāi)而警鈴報(bào)警。試分析該電路的密碼是多少。試分析該電路的密碼是多少。AB11&1&CD1F2FV5 Sk1(開(kāi)鎖信號(hào)開(kāi)鎖信號(hào))(報(bào)警信號(hào)報(bào)警信號(hào))AB11&1&CD1F2FV5 Sk1BCDCBADCBADCBA 1DCBA 1開(kāi)鎖信號(hào)開(kāi)鎖信號(hào)報(bào)警信號(hào)報(bào)警信號(hào)121FDCBAFDCBADCBAF 1 1 1 1當(dāng)當(dāng) A = 1 1

19、B = 0 0 C = 0 0 D = 1 1 時(shí)，時(shí)，F(xiàn)1 = 1 1 密碼密碼:10011001密碼撥對(duì)時(shí)，密碼撥對(duì)時(shí)，F(xiàn)1 = 1 1 , F2 = 0 0 密碼撥錯(cuò)時(shí)，密碼撥錯(cuò)時(shí)，F(xiàn)1 = 0 0 , F2 = 1 1 斷開(kāi)斷開(kāi) S 時(shí)，時(shí)，F(xiàn)1 = 0 0 , F2 = 0 0 密碼鎖電路不工作。密碼鎖電路不工作。解解S閉合后為閉合后為“1”3.1“門(mén)門(mén)”相關(guān)知識(shí)相關(guān)知識(shí)3.3邏輯代數(shù)的知識(shí)邏輯代數(shù)的知識(shí)3.2表示邏輯功能的方法：表示邏輯功能的方法： 邏輯表達(dá)式、真值表（狀態(tài)表）、波形圖邏輯表達(dá)式、真值表（狀態(tài)表）、波形圖 任務(wù)要求任務(wù)要求最簡(jiǎn)單的邏輯電路最簡(jiǎn)單的邏輯電路功能正確、經(jīng)

20、濟(jì)、功能正確、經(jīng)濟(jì)、可靠的電路結(jié)構(gòu)可靠的電路結(jié)構(gòu)即輸入輸出關(guān)系即輸入輸出關(guān)系 用邏輯電路實(shí)現(xiàn)邏輯功能的過(guò)程。用邏輯電路實(shí)現(xiàn)邏輯功能的過(guò)程。組合邏輯電路設(shè)計(jì)步驟組合邏輯電路設(shè)計(jì)步驟 實(shí)實(shí)際際邏邏輯輯問(wèn)問(wèn)題題最最簡(jiǎn)簡(jiǎn)（或或最最邏邏輯輯圖圖化化簡(jiǎn)簡(jiǎn)變變換換真真值值表表邏邏輯輯表表達(dá)達(dá)式式合合理理）表表達(dá)達(dá)式式輸入是三個(gè)按鍵輸入是三個(gè)按鍵A A、B B、C C，按下，按下為為“1”1”，不按為，不按為“0”0”。輸出是輸出是F F，多數(shù)贊成時(shí)是，多數(shù)贊成時(shí)是“1”1”，否則是否則是“0”0”。真值（狀態(tài)）表真值（狀態(tài)）表00000101001110010111011100010111真值表真值表000

21、00101001110010111011100010111ABCCABCBABCAF+=ABCCABABCCBAABCBCA+=)+(+)+(+)+(=CCABBBACAABCABACBC+=& 1&AB BCFAB+AC+BC=FABACBC=AB+AC+BC=F&ABCFAB+AC=ABC+CAB+ABC+CBA=ABC+CAB+CBA=F解：（解：（1 1）設(shè)主裁判為變量）設(shè)主裁判為變量A A，副裁判分別為，副裁判分別為B B和和C C；按電鈕為；按電鈕為1 1，不按為，不按為0 0。表示成功與否的燈為。表示成功與否的燈為F F，合格為，合格為1 1，否則為，否則

22、為0 0。真值表真值表00000101001110010111011100000111（3 3）由真值表寫(xiě)出表達(dá)式：）由真值表寫(xiě)出表達(dá)式：ABC+CAB+CBA=F（4 4）化簡(jiǎn)：）化簡(jiǎn)：（2 2）根據(jù)邏輯要求列出真值表。）根據(jù)邏輯要求列出真值表。ACAB (取取 F=“1”( 或或F=“0” ) 列邏輯式列邏輯式取取 F = “1”對(duì)應(yīng)于對(duì)應(yīng)于F=1， 0 0 0 0 C F0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAFABCCBACBACBAFBCACBACBACBAABC001001 11 101111 0 0

23、 0 0 C F0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1FCBA01100111110&1010常用的中規(guī)模組合邏輯模塊有：常用的中規(guī)模組合邏輯模塊有：1.1.加法器加法器2.2.編碼器編碼器3.3.譯碼器譯碼器4.4.多路選擇器多路選擇器 通過(guò)學(xué)習(xí)了解它們的邏輯功能、外通過(guò)學(xué)習(xí)了解它們的邏輯功能、外部引線(xiàn)排列，并靈活運(yùn)用其功能。部引線(xiàn)排列，并靈活運(yùn)用其功能。 ：以以0 0、1 1為基數(shù)的記數(shù)體制為基數(shù)的記數(shù)體制 。遵循遵循的規(guī)律。的規(guī)律。iiiBKN2）（例：（例：（1001）B =012321202021 = (9)D用電路

24、的兩個(gè)狀態(tài)用電路的兩個(gè)狀態(tài)-0-0、1 1來(lái)表示二進(jìn)制來(lái)表示二進(jìn)制數(shù)，數(shù)碼的存儲(chǔ)和傳輸簡(jiǎn)單、可靠。數(shù)，數(shù)碼的存儲(chǔ)和傳輸簡(jiǎn)單、可靠。位數(shù)較多，使用不便；不合人們的習(xí)慣，位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時(shí)將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)輸入時(shí)將十進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時(shí)再轉(zhuǎn)換成十進(jìn)制數(shù)。換成十進(jìn)制數(shù)。二二十進(jìn)制的轉(zhuǎn)換十進(jìn)制的轉(zhuǎn)換1 1 0 11 0 0 1+舉例：舉例：A=1101, B=1001， 計(jì)算計(jì)算A+B。011010011(1)(1)逢二進(jìn)一。最低位是兩個(gè)數(shù)的相加，不需考慮進(jìn)位逢二進(jìn)一。最低位是兩個(gè)數(shù)的相加，不需考慮進(jìn)位(2)(2)其余各位都是三個(gè)數(shù)相加，包括加

25、數(shù)、被加數(shù)和低其余各位都是三個(gè)數(shù)相加，包括加數(shù)、被加數(shù)和低位來(lái)的進(jìn)位。位來(lái)的進(jìn)位。(3)(3)任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和向高位的進(jìn)位任何位相加都產(chǎn)生兩個(gè)結(jié)果：本位和向高位的進(jìn)位半加運(yùn)算不考慮從低位來(lái)的進(jìn)位。設(shè)：半加運(yùn)算不考慮從低位來(lái)的進(jìn)位。設(shè)： A A加數(shù)；加數(shù)；B B被加數(shù)；被加數(shù)；F F本位和；本位和；C C進(jìn)位。進(jìn)位。0 0 0 00 1 1 0 A B F C1 0 1 01 1 0 1真值表真值表BABABAFABC COAB邏輯符號(hào)邏輯符號(hào)CF&BFC=1A1111iiiiiiiiiiiiiCBACBACBACBAF11)()(iiiiiiCBACBA11)()(ii

26、iiiiiiiiCBABACBABA1iiiCBAiiiiBABAF,iiBA iiBAC 1iiiCBAFiiiiiiiiiiiiiBACBABACBABAC11)()(COCi-1COAiBi1iiBA iiBA1iiiCBAFiCiiiiiiBACBA1)(1)(iiiCBA1iiiCBAiiiiiBACBA1)(AiBiCi-1FiCi0CCI將某一輸入信息按照一定的規(guī)則進(jìn)行編碼將某一輸入信息按照一定的規(guī)則進(jìn)行編碼編碼編碼就是把控制信息（十進(jìn)制數(shù)等）用二進(jìn)制數(shù)表示就是把控制信息（十進(jìn)制數(shù)等）用二進(jìn)制數(shù)表示2.2. 二進(jìn)制編碼器二進(jìn)制編碼器 二二- -十進(jìn)制編碼器十進(jìn)制編碼器( BCD

27、( BCD 碼碼) ) 8421 8421 碼。碼。數(shù)制與編碼數(shù)制與編碼常用編碼常用編碼BCD編碼編碼 用用四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)四位二進(jìn)制數(shù)表示一位十進(jìn)制數(shù)的方法，這種用于表的方法，這種用于表示十進(jìn)制數(shù)的二進(jìn)制代碼稱(chēng)為二十進(jìn)制代碼示十進(jìn)制數(shù)的二進(jìn)制代碼稱(chēng)為二十進(jìn)制代碼（Binary Coded Decimal)，簡(jiǎn)稱(chēng)為簡(jiǎn)稱(chēng)為BCD碼。碼。 它具有二進(jìn)制數(shù)的形式以滿(mǎn)足數(shù)字系統(tǒng)的要求，又具有十它具有二進(jìn)制數(shù)的形式以滿(mǎn)足數(shù)字系統(tǒng)的要求，又具有十進(jìn)制的特點(diǎn)（只有十種有效狀態(tài)）。在某些情況下，計(jì)算機(jī)進(jìn)制的特點(diǎn)（只有十種有效狀態(tài)）。在某些情況下，計(jì)算機(jī)也可以對(duì)這種形式的數(shù)直接進(jìn)行運(yùn)算。也可以對(duì)這種

28、形式的數(shù)直接進(jìn)行運(yùn)算。8421BCD編碼編碼這是一種使用最廣的這是一種使用最廣的BCD碼，是一種有權(quán)碼，其各位的碼，是一種有權(quán)碼，其各位的權(quán)分別是（從最有效高位開(kāi)始到最低有效位）權(quán)分別是（從最有效高位開(kāi)始到最低有效位）8,4,2,1。用與非門(mén)組成三位二進(jìn)制編碼器。用與非門(mén)組成三位二進(jìn)制編碼器。設(shè)八個(gè)輸入端的設(shè)八個(gè)輸入端的八種狀態(tài)八種狀態(tài)為為I I0 0 I I7 7，與之對(duì)應(yīng)的輸出，與之對(duì)應(yīng)的輸出設(shè)為設(shè)為F F1 1、F F2 2、F F3 3，共三位二進(jìn)制數(shù)。，共三位二進(jìn)制數(shù)。設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯電路相同，設(shè)計(jì)編碼器的過(guò)程與設(shè)計(jì)一般的組合邏輯電路相同，首先要列出狀態(tài)表（即真值

29、表），然后寫(xiě)出邏輯表達(dá)式并首先要列出狀態(tài)表（即真值表），然后寫(xiě)出邏輯表達(dá)式并進(jìn)行化簡(jiǎn)，最后畫(huà)出邏輯圖進(jìn)行化簡(jiǎn)，最后畫(huà)出邏輯圖。n個(gè)二進(jìn)制代碼（個(gè)二進(jìn)制代碼（n n位二進(jìn)制數(shù)）有位二進(jìn)制數(shù)）有2n種不同種不同的組合，可以表示的組合，可以表示2n個(gè)信號(hào)。個(gè)信號(hào)。將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼將一系列信號(hào)狀態(tài)編制成二進(jìn)制代碼。真值表真值表75311IIIIF7531IIII76322IIIIF 76543IIIIF I0I1I2I3I4I5I6I7&F3F2F175311IIII=F76322IIIIF 76543IIIIF 將十個(gè)狀態(tài)編制成將十個(gè)狀態(tài)編制成BCDBCD碼碼十個(gè)輸入十個(gè)輸入

30、需要幾位輸出？需要幾位輸出？四位四位輸入：輸入：A0 A9輸出：輸出：F4 F1即有十個(gè)輸入變量，四個(gè)輸出變量（即有十個(gè)輸入變量，四個(gè)輸出變量（1010線(xiàn)線(xiàn)/4/4線(xiàn)）線(xiàn)）例：鍵控二十進(jìn)制編碼器例：鍵控二十進(jìn)制編碼器: :輸入端：十個(gè)按鍵輸入端：十個(gè)按鍵 A0 A9輸出端：輸出端： F1 F4 A0 A1 A2 A3 A4 A5 A6 A7 A8A9F4 F3 F2 F1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 1

31、1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 0 1 1

32、1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 1 0 0 1975311AAAAAF 76322AAAAF 76543AAAAF 984AAF 975311AAAAAF 76322AAAAF 76543AAAAF 984AAF 當(dāng)所有鍵都未當(dāng)所有鍵都未按下或按下或A0 鍵按鍵按下時(shí)，輸出都下時(shí)，輸出都為為 000000004321043210 FFFFAFFFFA

33、S 當(dāng)有鍵按下時(shí)，當(dāng)有鍵按下時(shí)， S =1 1 燈亮燈亮&G&G4&G&GV5 4F3F2F1F9876543210AAAAAAAAAA& G6 G51S（1 1）二進(jìn)制譯碼器）二進(jìn)制譯碼器（2 2）十進(jìn)制譯碼器十進(jìn)制譯碼器（3 3）顯示譯碼器顯示譯碼器 將具有特定含義的二進(jìn)制代碼變換成將具有特定含義的二進(jìn)制代碼變換成一定的輸出信號(hào)，以表示二進(jìn)制代碼的原意，一定的輸出信號(hào)，以表示二進(jìn)制代碼的原意，這一過(guò)程稱(chēng)為譯碼。實(shí)現(xiàn)譯碼功能的組合電路這一過(guò)程稱(chēng)為譯碼。實(shí)現(xiàn)譯碼功能的組合電路為譯碼器。為譯碼器。n 個(gè)邏輯變量個(gè)邏輯變量2n 個(gè)輸出狀態(tài)個(gè)輸出狀態(tài)n 個(gè)輸入

34、線(xiàn)個(gè)輸入線(xiàn)2n 個(gè)輸出線(xiàn)個(gè)輸出線(xiàn)譯譯碼碼器器AB1F2F3F4F00110110將將n種輸入的組合譯成種輸入的組合譯成2n種電路狀態(tài)。也叫種電路狀態(tài)。也叫n2n線(xiàn)譯碼器。線(xiàn)譯碼器。譯碼器的輸入譯碼器的輸入 一組二進(jìn)制代碼一組二進(jìn)制代碼譯碼器的輸出譯碼器的輸出 n = 2 的譯碼器的譯碼器：輸入端輸入端：A1、A2輸出端輸出端：F1、F2、F3、F4使能端使能端：E1A1F 1 10 0 0 0 0 02F3F4F2AE 1 1 0 0 0 00 0 1 1 0 01 1 1 1 0 01 1 1 1 1 1 1 11 1 1 1 1 1 0 01 1 1 1 0 0 1 11 1 0 0 1

35、1 1 10 0 1 1 1 1 1 1 ：21211 AAEAAEF 21212 AAEAAEF 21213 AAEAAEF 21214 AAEAAEF 譯譯碼碼器器1A2A1F2F3F4FE2A1A&11111E4F3F2F1F 國(guó)產(chǎn)數(shù)字集成電路產(chǎn)品中有：國(guó)產(chǎn)數(shù)字集成電路產(chǎn)品中有： 2 2 線(xiàn)線(xiàn)4 4 線(xiàn)、線(xiàn)、 3 3 線(xiàn)線(xiàn)8 8 線(xiàn)、線(xiàn)、4 4 線(xiàn)線(xiàn)16 16 線(xiàn)等二進(jìn)制譯碼器。線(xiàn)等二進(jìn)制譯碼器。1AAO3210FFFFEE1E10A11A101F11F21F31F0A11A101F11F21F31FE20A21A202F12F22F32YccUGND32F22F12F02F1A20A2E274LS139管腳圖管腳圖一片一片139含兩個(gè)含兩個(gè)2-4譯碼器譯碼器A0A1A2Y0Y1Y7A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只