1、薄膜SOI MOSFET的閾值電壓推導(dǎo) 學(xué)號(hào)：GS12062436 姓名：薛召召對(duì)于長(zhǎng)溝道SOI MOSFET器件閾值電壓模型的推到我們先從部分耗盡SOI MOS器件來(lái)開(kāi)始分析，部分耗盡SOI MOS器件的閾值電壓與體硅器件類似，NMOSFET的閾值電壓通常定義為界面的電子濃度等于型襯底的多子濃度時(shí)的柵壓?？梢杂上率浇o出： (1)式中是多晶硅柵和硅襯底的功函數(shù)之差的電壓值，是電子電荷，是襯底摻雜濃度，是耗盡區(qū)的電荷，是單位面積的柵氧化層電容。由pn結(jié)理論可知，其中表示硅的介電常數(shù)。對(duì)于全耗盡N溝道SOI器件的閾值電壓可以通過(guò)求解泊松放出得到。對(duì)于長(zhǎng)溝道器件考慮一維泊松方程和耗盡近似，為垂直表面

2、的方向，如圖1所示，有 （2）將上式積分兩次，并考慮到邊界條件，可以得到以硅膜中深度的函數(shù)形式表達(dá)的電勢(shì)： （3）其中和分別是正背面Si-SiO2界面處的表面勢(shì)，如圖1所示。x10電 位深 度圖1 全耗盡SOI 器件在兩種不同的背柵偏壓下，當(dāng)時(shí)，硅膜、正、背柵氧化層 中的電勢(shì)分布。x1是最小電勢(shì)位置處，從x=0到x=x1之間的耗盡層厚度由正面柵壓控制，從x=x1到背面Si-SiO2界面之間的耗盡層厚度由背柵壓控制。左右的陰影面積分別代表柵氧化層和隱埋氧化層對(duì)于(2)式積分一次，可得到硅膜中的電場(chǎng)分布為 (4)由上式可以得到處的正表面勢(shì)為： （5）在正界面處用高斯定理可得正面柵氧化層上的電壓降為

3、： （6）式中是正面Si-SiO2界面的固定電荷密度，是正面溝道反型電荷。在背界面應(yīng)用高斯定理，并由式(5)可得到隱埋氧化層上的電壓降為： (7)式中是背界面處于反型或積累狀態(tài)時(shí)的背溝道電荷密度。正、背面柵電壓和分別可以表示為 ， （8）式中和為正背面功函數(shù)差。將式(5)、式(6)、式(8)聯(lián)立可得到正面柵電壓和表面勢(shì)之間的關(guān)系為 （9）式中，是硅膜中的耗盡層電荷。類似的我們也可以得到背柵偏壓和表面勢(shì)之間的關(guān)系式 （10）式(9)、式(10)反映了全耗盡SOI MOSFET中正背柵之間的耦合作用。聯(lián)立這兩個(gè)式可得到器件的閾值電壓和柵偏壓及其他器件參數(shù)之間的關(guān)系。下面開(kāi)始討論背界面處于不同狀態(tài)時(shí)

4、的全耗盡SOI MOSFET的閾值電壓表達(dá)式：當(dāng)背面處于積累狀態(tài)時(shí)，近似為零伏，相應(yīng)地，代入式(9)可得到閾值電壓為 （11）當(dāng)背界面處于反型狀態(tài)時(shí)，近似為，相應(yīng)地，代入式(9)可得到閾值電壓為 （12）當(dāng)背面處于耗盡狀態(tài)時(shí)，和背柵壓有關(guān)。對(duì)于背界面達(dá)到積累狀態(tài)（正界面處于開(kāi)啟狀態(tài)）所需的背柵偏壓值，可令，和，由式(10)得到。對(duì)于背界面達(dá)到反型狀態(tài)所需的背柵偏壓值，則可令，和，由式(10)得到。當(dāng)時(shí)，令和，由式(9)和式(10)可以得到器件的閾值電壓為 （13）以上是薄膜SOI MOSFET閾值電壓的全部推導(dǎo)過(guò)程，包括背面積累狀態(tài)，背面反型狀態(tài)和背面耗盡狀態(tài)。*作業(yè)參考資料：1.模擬CMOS集成電路設(shè)計(jì) Behzad Ra