29.04.2020,.,1,第4章組合邏輯電路,4.1.1組合邏輯電路的分析方法,4.1.2組合邏輯電路的設(shè)計方法,4.1組合邏輯電路的分析和設(shè)計方法,29.04.2020,.,2,第4章組合邏輯電路,數(shù)字電路分類：組合邏輯電路和時序邏輯電路。組合邏輯電路:任意時刻的輸出僅僅取決于當(dāng)時的輸入信號，而與電路原來的狀態(tài)無關(guān)。,本章內(nèi)容提要小規(guī)模集成電路(SSI)構(gòu)成組合邏輯電路的一般分析方法和設(shè)計方法。常用組合邏輯電路的基本工作原理及常用中規(guī)模集成（MSI）組合邏輯電路的邏輯功能、使用方法和應(yīng)用舉例。,29.04.2020,.,3,4.1.1組合邏輯電路的分析方法,1.分析的主要步驟如下：(1)由邏輯圖寫表達(dá)式；(2)化簡表達(dá)式；(3)列真值表；(4)描述邏輯功能。,4.1門級組合邏輯電路的分析和設(shè)計方法,小規(guī)模集成電路是指每片在十個門以下的集成芯片。,所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。,29.04.2020,.,4,2.舉例說明組合邏輯電路的分析方法,例4-1試分析圖3-1所示電路的邏輯功能。,解：第一步：由邏輯圖可以寫輸出F的邏輯表達(dá)式為：,圖3-1例3-1邏輯電路圖,29.04.2020,.,5,第二步：可變換為F=AB+AC+BC第三步：列出真值表如表4-1所示。,表4-1例3-1真值表,第四步：確定電路的邏輯功能。由真值表可知，三個變量輸入，只有兩個及兩個以上變量取值為1時，輸出才為1?？梢婋娐房蓪崿F(xiàn)多數(shù)表決邏輯功能。,29.04.2020,.,6,例4-2分析圖4-2（a）所示電路的邏輯功能。,圖4-2例4-2邏輯電路圖,仿真,29.04.2020,.,7,解：為了方便寫表達(dá)式，在圖中標(biāo)注中間變量，比如F1、F2和F3。,S,29.04.2020,.,8,表4-2例4-2真值表,該電路實現(xiàn)兩個一位二進(jìn)制數(shù)相加的功能。S是它們的和，C是向高位的進(jìn)位。由于這一加法器電路沒有考慮低位的進(jìn)位，所以稱該電路為半加器。根據(jù)S和C的表達(dá)式，將原電路圖改畫成圖3-2（b）所示的邏輯圖。,圖4-2（b）邏輯圖,29.04.2020,.,9,4.1.2組合邏輯電路的設(shè)計方法,.組合邏輯電路的設(shè)計步驟：(1)分析設(shè)計要求，設(shè)置輸入輸出變量并邏輯賦值；(2)列真值表；(3)寫出邏輯表達(dá)式，并化簡；(4)畫邏輯電路圖。,與分析過程相反，組合邏輯電路的設(shè)計是根據(jù)給定的實際邏輯問題，求出實現(xiàn)其邏輯功能的最簡單的邏輯電路。,29.04.2020,.,10,2.組合邏輯電路設(shè)計方法舉例。,例4-3一火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)其中有兩種或兩種以上類型的探測器發(fā)出火災(zāi)檢測信號時，報警系統(tǒng)產(chǎn)生報警控制信號。設(shè)計一個產(chǎn)生報警控制信號的電路。,解：(1)分析設(shè)計要求，設(shè)輸入輸出變量并邏輯賦值；,輸入變量：煙感A、溫感B，紫外線光感C；輸出變量：報警控制信號Y。邏輯賦值：用1表示肯定，用0表示否定。,29.04.2020,.,11,(2)列真值表；把邏輯關(guān)系轉(zhuǎn)換成數(shù)字表示形式；,表3-2例3-3真值表,(3)由真值表寫邏輯表達(dá)式，并化簡；,化簡得最簡式：,29.04.2020,.,12,圖4-3例4-3的邏輯電路圖,(4)畫邏輯電路圖：用與非門實現(xiàn)，其邏輯圖與例3-1相同。如果作以下變換：,用一個與或非門加一個非門就可以實現(xiàn)，其邏輯電路圖如圖4-3所示。,29.04.2020,.,13,例4-4有三個班學(xué)生上自習(xí)，大教室能容納兩個班學(xué)生，小教室能容納一個班學(xué)生。設(shè)計兩個教室是否開燈的邏輯控制電路，要求如下：(1)一個班學(xué)生上自習(xí)，開小教室的燈。(2)兩個班上自習(xí)，開大教室的燈。(3)三個班上自習(xí)，兩教室均開燈。解（）確定輸入、輸出變量的個數(shù):根據(jù)電路要求，設(shè)輸入變量、分別表示三個班學(xué)生是否上自習(xí),1表示上自習(xí),表示不上自習(xí)；輸出變量、分別表示大教室、小教室的燈是否亮,表示亮,表示滅。,29.04.2020,.,14,（）列真值表：如表3-4所示。,表4-4例4-3的真值表,29.04.2020,.,15,()畫邏輯圖:邏輯電路圖如圖4.5(a)所示。若要求用T與非門，實現(xiàn)該設(shè)計電路的設(shè)計步驟如下：首先,將化簡后的與或邏輯表達(dá)式轉(zhuǎn)換為與非形式；然后再畫出如圖4.5(b)所示的邏輯圖；最后，畫出用與非門實現(xiàn)的組合邏輯電路。,（）化簡:利用卡諾圖化簡,如圖3.4所示可得:,29.04.2020,.,16,圖4-4例4-3的卡諾圖,29.04.2020,.,17,圖4-5例4-3的邏輯圖(a)直接實現(xiàn)；(b)用與非門實現(xiàn),29.04.2020,.,18,練習(xí)：1、設(shè)計一個A、B、C三人表決電路。當(dāng)表決某個提案時，多數(shù)人同意，提案通過。用與非門實現(xiàn)。,29.04.2020,.,19,作業(yè)題,P841、4.12、4.23、4.34、4.4,29.04.2020,.,20,4.2.1編碼器,4.2常用中規(guī)模集成組合邏輯器件及其應(yīng)用,29.04.2020,.,21,人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設(shè)計了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。,比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。,29.04.2020,.,22,生活中常用十進(jìn)制數(shù)及文字、符號等表示事物。,4.2.1編碼器,數(shù)字電路只能以二進(jìn)制信號工作。,用二進(jìn)制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。實現(xiàn)編碼的邏輯電路，稱為編碼器。,29.04.2020,.,23,對M個信號編碼時，應(yīng)如何確定位數(shù)N？N位二進(jìn)制代碼可以表示多少個信號？例：對101鍵盤編碼時，采用幾位二進(jìn)制代碼？,編碼原則：N位二進(jìn)制代碼可以表示2N個信號，則對M個信號編碼時，應(yīng)由2NM來確定位數(shù)N。例：對101鍵盤編碼時，采用了7位二進(jìn)制代碼ASC碼。27128101。目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。,29.04.2020,.,24,4.2.1.1普通編碼器,定義：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。舉例：以一個三位二進(jìn)制普通編碼器為例，說明普通編碼器的工作原理。,圖4-4普通編碼器的方框圖,輸入：八個信號（對象）I0I7（二值量）,八個病房呼叫請求,輸出：三位二進(jìn)制代碼Y2Y1Y0稱八線三線編碼器,對病房編碼,29.04.2020,.,25,表4-5編碼器輸入輸出的對應(yīng)關(guān)系,設(shè)輸入信號為1表示對該輸入進(jìn)行編碼。,任何時刻只允許輸入一個編碼請求,表達(dá)式、電路圖？,其它輸入取值組合不允許出現(xiàn)，為無關(guān)項。,29.04.2020,.,26,4.2.1.2優(yōu)先編碼器,在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。優(yōu)先級別的高低由設(shè)計者根據(jù)輸入信號的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。,29.04.2020,.,27,表4-674LS148電路的功能表,例：八線三線優(yōu)先編碼器74LS148,29.04.2020,.,28,低電平有效,29.04.2020,.,29,29.04.2020,.,30,禁止?fàn)顟B(tài),工作狀態(tài),29.04.2020,.,31,29.04.2020,.,32,圖4-674LS148的邏輯符號,以上通過對74LS148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。,要求初步具備查閱器件手冊的能力。不要求背74LS148的功能表。,29.04.2020,.,33,圖4-7用74LS148接成的16線4線優(yōu)先編碼器,29.04.2020,.,34,4.2.2譯碼器,譯碼：編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。譯碼器：實現(xiàn)譯碼功能的電路。,常用的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器等。,29.04.2020,.,35,4.2.2.1二進(jìn)制譯碼器,圖4-7三位二進(jìn)制譯碼器的方框圖,輸入：二進(jìn)制代碼（N位），輸出：2N個，每個輸出僅包含一個最小項。,輸入是三位二進(jìn)制代碼、有八種狀態(tài)，八個輸出端分別對應(yīng)其中一種輸入狀態(tài)。因此，又把三位二進(jìn)制譯碼器稱為3線8線譯碼器。,29.04.2020,.,36,1.74LS138的邏輯功能,內(nèi)部電路圖,負(fù)邏輯與非門,為便于理解功能而分析內(nèi)部電路,29.04.2020,.,37,表4-674LS138的功能表,29.04.2020,.,38,圖4-874LS138的邏輯符號,29.04.2020,.,39,如74LS138的功能表所示，當(dāng)S1接+5V，S2和S3接地時，得到對應(yīng)個輸入端的輸出Y：,29.04.2020,.,40,Y0Y7,S3,29.04.2020,.,41,當(dāng)譯碼器處于工作狀態(tài)時，每輸入一個二進(jìn)制代碼將使對應(yīng)的一個輸出端為低電平，而其它輸出端均為高電平。也可以說對應(yīng)的輸出端被“譯中”。74LS138輸出端被“譯中”時為低電平，所以其邏輯符號中每個輸出端上方均有“”符號。,29.04.2020,.,42,2.應(yīng)用舉例(1)功能擴(kuò)展(利用使能端實現(xiàn)),圖3-9用兩片74LS138譯碼器構(gòu)成4線16線譯碼器,A3=0時，片工作，片禁止,A3=1時，片禁止，片工作,29.04.2020,.,43,(2)實現(xiàn)組合邏輯函數(shù)F（A，B，C）,29.04.2020,.,44,例4-4試用74LS138譯碼器實現(xiàn)邏輯函數(shù)：,解：因為,則,29.04.2020,.,45,圖4-10例4-4電路圖,29.04.2020,.,46,4.2.2.2二-十進(jìn)制譯碼器,二十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個輸出信號。,圖4-11二十進(jìn)制譯碼器74LS42的邏輯符號,29.04.2020,.,47,表4-7二-十進(jìn)制譯碼器74LS42的功能表,29.04.2020,.,48,設(shè)計舉例：1、用譯碼器設(shè)計組合邏輯電路例：試用3線-8線譯碼器74LS138和適當(dāng)?shù)拈T電路構(gòu)成一個1位二進(jìn)制全加器。解:已知全加器真值表,29.04.2020,.,49,Sn=(1,2,4,7)Cn=(3,5,6,7)用2個與非門和一個4選1實現(xiàn)兩輸出電路設(shè)計。,29.04.2020,.,50,4.2.2.3顯示譯碼器,在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動器和顯示器等部分組成，如圖4-12所示。,29.04.2020,.,51,圖4-12數(shù)字顯示電路的組成方框圖,1.數(shù)字顯示器件數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。本書主要討論發(fā)光二極管數(shù)碼管。,29.04.2020,.,52,（1）發(fā)光二極管（LED）及其驅(qū)動方式,LED具有許多優(yōu)點，它不僅有工作電壓低(1.53V)、體積小、壽命長、可靠性高等優(yōu)點，而且響應(yīng)速度快(100ns)、亮度比較高。一般LED的工作電流選在510mA，但不允許超過最大值（通常為50mA）。LED可以直接由門電路驅(qū)動。,29.04.2020,.,53,圖（a）是輸出為低電平時，LED發(fā)光，稱為低電平驅(qū)動；圖（b）是輸出為高電平時，LED發(fā)光，稱為高電平驅(qū)動；采用高電平驅(qū)動方式的TTL門最好選用OC門。,圖4-13門電路驅(qū)動LED(a)低電平驅(qū)動(b)高電平驅(qū)動,R為限流電阻,29.04.2020,.,54,圖4-14七段顯示LED數(shù)碼管(a)外形圖(b)共陰型(c)共陽型,(2)LED數(shù)碼管LED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個LED按分段式封裝制成的。LED數(shù)碼管有兩種形式：共陰型和共陽型。,公共陰極,公共陽極,29.04.2020,.,55,圖4-15七段數(shù)碼管字形顯示方式,2七段顯示譯碼器,（1）七段字形顯示方式LED數(shù)碼管通常采用圖3-15所示的七段字形顯示方式來表示0-9十個數(shù)字。,29.04.2020,.,56,圖4-1674LS49的邏輯符號,（2）七段顯示譯碼器,滅燈控制端,七段顯示器譯碼器把輸入的BCD碼，翻譯成驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。74LS49是一種七段顯示譯碼器。,29.04.2020,.,57,表4-874LS49的功能表,滅燈狀態(tài),29.04.2020,.,58,譯碼輸入端：D、C、B、A，為8421BCD碼；,七段代碼輸出端：abcdefg，某段輸出為高電平時該段點亮，用以驅(qū)動高電平有效的七段顯示LED數(shù)碼管；滅燈控制端：IB，當(dāng)IB=1時，譯碼器處于正常譯碼工作狀態(tài)；若IB=0，不管D、C、B、A輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。,29.04.2020,.,59,圖4-1774LS49驅(qū)動LED數(shù)碼管電路,圖4-17是一個用七段顯示譯碼器74LS49驅(qū)動共陰型LED數(shù)碼管的實用電路。,29.04.2020,.,60,如何用74LS138譯碼器實現(xiàn)如下邏輯函數(shù)？,復(fù)習(xí),29.04.2020,.,61,作業(yè)題,P851、3.7（1、3）2、3.17,29.04.2020,.,62,4.2.3數(shù)據(jù)選擇器,4.2.4加法器,4.2.5數(shù)值比較器,29.04.2020,.,63,復(fù)習(xí),LED數(shù)碼管有哪兩種形式？高電平有效的七段顯示譯碼器應(yīng)驅(qū)動哪種LED數(shù)碼管？,29.04.2020,.,64,在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器,其作用相當(dāng)于多路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。,4.2.3數(shù)據(jù)選擇器,29.04.2020,.,65,以四選一數(shù)據(jù)選擇器為例。,(1)四選一數(shù)據(jù)選擇器的邏輯電路圖,圖4-1四選一數(shù)據(jù)選擇器電路,4.2.3.1數(shù)據(jù)選擇器的工作原理,地址輸入端,控制輸入端,數(shù)據(jù)輸入端,輸出端,29.04.2020,.,66,(2)四選一數(shù)據(jù)選擇器的功能表,表4-1四選一數(shù)據(jù)選擇器的功能表,29.04.2020,.,67,4.2.3.2八選一數(shù)據(jù)選擇器74LS151,圖4-274LS151的邏輯符號,29.04.2020,.,68,表4-274LS151的功能表,29.04.2020,.,69,4.2.3.3應(yīng)用舉例,1.功能擴(kuò)展用兩片八選一數(shù)據(jù)選擇器74LS151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。,試回憶用兩片38線譯碼器74LS138實現(xiàn)416線譯碼器的方法。利用使能端（控制端）。,29.04.2020,.,70,圖4-3用74LS151構(gòu)成十六選一數(shù)據(jù)選擇器,A3=1時，片禁止，片工作,A3=0時，片工作，片禁止,輸出需適當(dāng)處理（該例接或門）,仿真,29.04.2020,.,71,2實現(xiàn)組合邏輯函數(shù),比較可知，表達(dá)式中都有最小項mi，利用數(shù)據(jù)選擇器可以實現(xiàn)各種組合邏輯函數(shù)。,組合邏輯函數(shù),8選1,4選1,29.04.2020,.,72,例4-5試用八選一電路實現(xiàn),解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因為邏輯表達(dá)式中的各乘積項均為最小項，所以可以改寫為,根據(jù)八選一數(shù)據(jù)選擇器的功能，令,29.04.2020,.,73,具體電路見圖4-4：,圖4-4例4-5電路圖,仿真,29.04.2020,.,74,真值表對照法,注意變量高低位順序！,29.04.2020,.,75,例4-6試用八選一電路實現(xiàn)三變量多數(shù)表決電路。,表4-11例4-6的真值表,解：假設(shè)三變量為A、B、C，表決結(jié)果為F，則真值表如表4-11所示。,29.04.2020,.,76,在八選一電路中，將A、B、C從A2、A1、A0輸入，令,則可實現(xiàn)三變量多數(shù)表決電路，具體電路圖請讀者自行畫出。,則,29.04.2020,.,77,思考：若用8選1實現(xiàn)4變量的函數(shù)，或者用4選1實現(xiàn)3變量的函數(shù)，即地址輸入端的個數(shù)比變量個數(shù)小1，如何實現(xiàn)？如：,29.04.2020,.,78,例4-7圖47是由雙4選1數(shù)據(jù)選擇器74LS153和門電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關(guān)系。,4.2.3.4分析舉例,圖45例4-7電路圖,29.04.2020,.,79,（1）劃分功能塊本題只有一塊MSI電路，可以只劃分一個功能塊。（2）分析功能塊的功能通過查74LS153的功能表，知道它是一塊雙4選1數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)時，輸出為0。,解：,29.04.2020,.,80,29.04.2020,.,81,圖4-78選1功能框圖,顯然，圖46電路構(gòu)成了一個8選1數(shù)據(jù)選擇器，其輸出為Z，地址輸入端為X3、X1、X0。,圖46電路可用圖4-7的功能框圖來表示。,29.04.2020,.,82,（3）分析整體電路的邏輯功能,把圖47電路看成一個8選1數(shù)據(jù)選擇器，可得出例4-7電路的功能表。,表4-7例4-7電路的功能表,分析電路的功能表，當(dāng)X3X2X1X0為8421BCD碼00001001時，電路的輸出為1，否則輸出為0?？梢娫撾娐房蓪崿F(xiàn)檢測8421BCD碼的邏輯功能。,29.04.2020,.,83,4.2.4加法器,算術(shù)運算是數(shù)字系統(tǒng)的基本功能，更是計算機(jī)中不可缺少的組成單元。本節(jié)介紹實現(xiàn)加法運算的邏輯電路。4.2.4.1全加器,本章的3.1節(jié)討論過半加器電路，它是不考慮低位進(jìn)位的加法器。全加器能把本位兩個加數(shù)An、Bn和來自低位的進(jìn)位Cn-1三者相加，得到求和結(jié)果Sn和該位的進(jìn)位信號Cn。,29.04.2020,.,84,表3-12全加器的真值表,由真值表寫最小項之和式，再稍加變換得：,29.04.2020,.,85,由真值表寫最小項之和式，再稍加變換得：,29.04.2020,.,86,圖4-7全加器（a）電路圖（b）邏輯符號,由表達(dá)式得邏輯圖：,29.04.2020,.,87,4.2.4.2多位加法器,74LS283電路是一個四位加法器電路，可實現(xiàn)兩個四位二進(jìn)制數(shù)的相加，其邏輯符號如圖3-23所示。,全加器可以實現(xiàn)兩個一位二進(jìn)制數(shù)的相加，要實現(xiàn)多位二進(jìn)制數(shù)的相加，可選用多位加法器電路。,29.04.2020,.,88,圖4-874LS283電路的邏輯符號,CI是低位的進(jìn)位，CO是向高位的進(jìn)位，A3A2A1A0和B3B2B1B0是兩個二進(jìn)制待加數(shù)，S3、S2、S1、S0是對應(yīng)各位的和。,29.04.2020,.,89,多位加法器除了可以實現(xiàn)加法運算功能之外，還可以實現(xiàn)組合邏輯電路。,圖4-9由74LS283構(gòu)成的代碼轉(zhuǎn)換電路,8421BCD碼,0011,余3碼,例：將8421BCD碼轉(zhuǎn)換成余3碼。余3碼8421BCD碼3(即0011),29.04.2020,.,90,4.2.5數(shù)值比較器,數(shù)值比較器：能夠比較數(shù)字大小的電路。1.兩個一位數(shù)A和B相比較的情況：(1)AB：只有當(dāng)A=1、B=0時，AB才為真；(2)AB：只有當(dāng)A=0、B=1時，AB才為真；(3)A=B：只有當(dāng)A=B=0或A=B=1時，A=B才為真。,29.04.2020,.,91,圖4-974LS85的邏輯符號,如果要比較兩個多位二進(jìn)制數(shù)A和B的大??？,必須從高向低逐位進(jìn)行比較。,2.四位數(shù)值比較器74LS85,級聯(lián)輸入,便于功能擴(kuò)展,29.04.2020,.,92,表4-374LS85的功能表,29.04.2020,.,93,4.3組合電路中的冒險,4.3.1冒險現(xiàn)象在前面的邏輯電路中往往把組件看成是理想的，我們只討論輸入和輸出的穩(wěn)定狀態(tài)之間的關(guān)系，沒有考慮在傳輸過程中信號經(jīng)過組件、導(dǎo)線所產(chǎn)生的延遲。這使得設(shè)計出來的邏輯電路盡管正確無誤，工藝裝配也符合要求，但實際工作中卻可能出現(xiàn)錯誤的輸出。對組合電路來說，這種錯誤的輸出雖然是暫時的（在信號發(fā)生變化時，在輸出端出現(xiàn)不希望的尖鋒），信號穩(wěn)定后錯誤會消失，但仍會引起工作的不可靠。我們稱出現(xiàn)尖鋒的現(xiàn)象為邏輯電路的冒險現(xiàn)象.,29.04.2020,.,94,組合電路中的冒險現(xiàn)象分為邏輯冒險和功能冒險。前者是指在一個輸入變量變化時，電路在瞬變過程中出現(xiàn)的短暫錯誤輸出。而后者則指在多個變量同時變化時，電路在瞬變過程中出現(xiàn)的短暫錯誤輸出。下面通過分析圖3.36（a）所示的邏輯電路來說明邏輯冒險現(xiàn)象。,29.04.2020,.,95,在圖（a）所示電路中，若變量B=C=1，則在理想情況下，變量A由0變1或由1變0時，輸出端應(yīng)為：,29.04.2020,.,96,即輸出應(yīng)維持1不變。但實際情況是，由于信號通過不同的路徑到達(dá)輸出端，而不同的路徑有不同的延遲時間，在輸出端反映的信號變化就不是同時發(fā)生了。應(yīng)當(dāng)說明；在輸入信號發(fā)生變化時，即使有延遲也并不一定會發(fā)生冒險。如在圖所示電路中，A由0變1，則由于門3由1變0先于門2由0變1，這樣門4輸出維持為1不變，不發(fā)生0冒險。,29.04.2020,.,97,另外，如果門電路有兩個輸入變量A、B同時向相反方向變化（如A由0變1，B由1變0），由于信號到輸出端的路徑、門的延遲時間不同，也可能產(chǎn)生0型或1型冒險（功能冒險）。,29.04.2020,.,98,3.部分常用的MSI組合邏輯電路的型號、名稱和主要功能表,表2-14,29.04.2020,.,99,29.04.2020,.,100,返回,29.04.2020,.,101,作業(yè)題,P851、4.7（1、3）2、4.8（1、3）3、4.104、4、14,29.04.2020,.,102,本章小結(jié),4.3單元級組合邏輯電路的設(shè)計和分析方法,4.3.1單元級組合邏輯電路的設(shè)計,4.3.2單元級組合邏輯電路的分析方法,29.04.2020,.,103,4.4.1單元級組合邏輯電路的設(shè)計方法,設(shè)計的一般步驟：（1）根據(jù)邏輯問題列出真值表。（2）根據(jù)真值表寫出邏輯表達(dá)式（3）邏輯表達(dá)式的變換，使其符合單元電路芯片的輸入、輸出要求。（4）畫出邏輯電路圖。,29.04.2020,.,104,設(shè)計舉例：1、用譯碼器設(shè)計組合邏輯電路例：試用3線-8線譯碼器74LS138和適當(dāng)?shù)拈T電路構(gòu)成一個1位二進(jìn)制全加器。解:已知全加器真值表,29.04.2020,.,105,Sn=(1,2,4,7)Cn=(3,5,6,7)用2個與非門和一個4選1實現(xiàn)兩輸出電路設(shè)計。,29.04.2020,.,106,4.4.2單元級組合邏輯電路的分析方法,MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。本節(jié)將MSI電路按功能塊進(jìn)行劃分，逐塊分析各功能塊電路，最后得出整個電路功能的分析方法，這種方法稱為功能塊級的電路分析，適用于更加復(fù)雜的邏輯電路分析。,29.04.2020,.,107,4.7.1分析步驟,圖4-9功能塊組合邏輯電路分析流程圖,分析步驟（1）劃分功能塊（2）分析功能塊的邏輯功能（3）分析整體邏輯電路的功能,29.04.2020,.,108,（1）劃分功能塊,首先根據(jù)電路的復(fù)雜程度和器件類型，視情形將電路劃分為一個或多個邏輯功能塊。功能塊內(nèi)部，可以是單片或多片MSI或SSI以及擴(kuò)展組合的電路。分成幾個功能塊和怎樣劃分功能塊，這取決于對常用功能電路的熟悉程度和經(jīng)驗。畫出功能塊電路框圖有助于進(jìn)一步的分析。,29.04.2020,.,109,（2）分析功能塊的邏輯功能,利用前面學(xué)過的常用功能電路的知識，分析各功能塊邏輯功能。如有必要，可寫出每個功能塊的邏輯表達(dá)式或邏輯功能表。,29.04.2020,.,110,（3）分析整體邏輯電路的功能,在對各功能塊電路分析的基礎(chǔ)上，最后對整個電路進(jìn)行整體功能的分析。如有必要，可以寫出輸入與輸出的邏輯函數(shù)式，或列出功能表。應(yīng)該注意，即使電路只有一個功能塊，整體電路的邏輯功能也不一定是這個功能塊原來的邏輯功能。,29.04.2020,.,111,例4-7圖415是由雙4選1數(shù)據(jù)選擇器74LS153和門電路組成的組合邏輯電路。試分析輸出Z與輸入X3、X2、X1、X0之間的邏輯關(guān)系。,3.7.2分析舉例,圖415例4-7電路圖,29.04.2020,.,112,（1）劃分功能塊本題只有一塊MSI電路，可以只劃分一個功能塊。（2）分析功能塊的功能通過查74LS153的功能表，知道它是一塊雙4選1數(shù)據(jù)選擇器。其中：A1、A0是地址輸入端，Y是輸出端；74LS153的控制輸入端為低電平有效；數(shù)據(jù)選擇器處于禁止?fàn)顟B(tài)時，輸出為0。,解：,29.04.2020,.,113,29.04.2020,.,114,圖4-178選1功能框圖,顯然，圖415電路構(gòu)成了一個8選1數(shù)據(jù)選擇器，其輸出為Z，地址輸入端為X3、X1、X0。,圖4-17電路可用圖4-16的功能框圖來表示。,29.04.2020,.,115,（3）分析整體電路的邏輯功能,把圖4-17電路看成一個8選1數(shù)據(jù)選擇器，可得出例4-7電路的功能表。,表4-7例4-7電路的功能表,分析電路的功能表，當(dāng)X3X2X1X0為8421BCD碼00001001時，電路的輸出為1，否則輸出為0?？梢娫撾娐房蓪崿F(xiàn)檢測8421BCD碼的邏輯功能。,29.04.2020,.,116,例4-8圖4-18電路由4位二進(jìn)制超前進(jìn)位全加器