第五章微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)(一)半導(dǎo)體存儲(chǔ)器的分類及特點(diǎn)a.雙極型存儲(chǔ)器;b.MOS型存儲(chǔ)器（1）隨機(jī)存取存儲(chǔ)器RAMa.靜態(tài)RAMb.動(dòng)態(tài)RAM微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（2）只讀存儲(chǔ)器ROMa.掩模式ROM；b.熔煉式可編程的PROM，c.可用紫外線擦除、可編程的EPROM;d.可用電擦除、可編程的E2PROM等。e.閃速存儲(chǔ)器（FlashMemory）：簡(jiǎn)稱閃存微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)閃存：FlashMemory特點(diǎn)：非易失性存儲(chǔ)器，可在系統(tǒng)電可擦除和可重復(fù)編程閃速存儲(chǔ)器的技術(shù)分類：全球閃速存儲(chǔ)器的主要供應(yīng)商有AMD、ATMEL、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、SHARP、TOSHIBA，由于各自技術(shù)架構(gòu)的不同，分為幾大陣營。NOR技術(shù)NANDAND技術(shù)由EEPROM派生的閃速存儲(chǔ)器微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)二、存儲(chǔ)器的主要性能指標(biāo)衡量半導(dǎo)體存儲(chǔ)器性能的主要指標(biāo)有存儲(chǔ)容量、存取速度、功耗和可靠性。存儲(chǔ)容量是指存儲(chǔ)器所能存儲(chǔ)二進(jìn)制數(shù)碼的數(shù)量，存儲(chǔ)容量=存儲(chǔ)字?jǐn)?shù)(存儲(chǔ)單元數(shù))×存儲(chǔ)字長(zhǎng)(每單元的比特?cái)?shù))例如，某存儲(chǔ)芯片的容量為1024×4，即該芯片有1024個(gè)存儲(chǔ)單元，每個(gè)單元4位代碼。存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，也稱為訪問時(shí)間。存取速度也可用存取周期或數(shù)據(jù)傳輸速率來描述.微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小，單位為微瓦/位（μW/位）或者毫瓦/位（mW/位）體積和功耗越小越好.可靠性一般是指對(duì)電磁場(chǎng)及溫度變化等的抗干擾能力，一般平均無故障時(shí)間為數(shù)千小時(shí)以上。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)①地址譯碼器：接收來自CPU的n位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。②控制邏輯電路：接收片選信號(hào)CS及來自CPU的讀/寫控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫入。③數(shù)據(jù)緩沖器：寄存來自CPU的寫入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。④存儲(chǔ)體：是存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)5.2隨機(jī)存儲(chǔ)器一、靜態(tài)RAMRAM通常用來存儲(chǔ)當(dāng)前運(yùn)行的程序和在程序運(yùn)行過程中需要改動(dòng)的數(shù)據(jù)。相對(duì)于DRAM,SRAM具有速度快，接口簡(jiǎn)單、讀寫操作簡(jiǎn)便等特點(diǎn)，但其存儲(chǔ)容量小，價(jià)格也偏高，故通常在多級(jí)存儲(chǔ)系統(tǒng)中被用于構(gòu)成cache存儲(chǔ)器。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)常用的SRAM芯片有:

Intel公司生產(chǎn)的2114、2128、6116、6264、62256等。如HY6116，HM62256，HM628128,等等

現(xiàn)以2114芯片為例對(duì)SRAM的芯片特性和接口方法進(jìn)行介紹。容量:1K×4,1K×8,2K×8,K×8,…512K×8微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)Intel2114是一種存儲(chǔ)容量為1K×4位，存取時(shí)間最大為450ns的SRAM芯片。如下圖：A6118VCC符號(hào)引腳名A5A7A8A9A0~A9地址輸入數(shù)據(jù)輸入/輸出片選寫允許A4A2114I/01~I/043A0AA2I/OI/OI/OCS-WE-112CS-3VCC、GND電源、地910WE-微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2.內(nèi)部結(jié)構(gòu)A3A4A5A6A7A8行......VCCGND選64×64存儲(chǔ)矩陣擇......I/O1I/O2I/O3I/O4輸入列I/O電路數(shù)據(jù)列選擇控制A0A2A1A9CSWE存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，排成64×64的短陣形式地址譯碼器：輸入為10根線，采用兩級(jí)譯碼方式，其中6根用于行譯碼，4根用于列譯碼；I/O控制電路：分為輸入數(shù)據(jù)控制電路和列I／O電路，用于對(duì)信息的輸入／輸出進(jìn)行緩沖和控制；片選及讀／寫控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇及讀／寫控制微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)?A0~A7：地址信號(hào)的輸入引腳，用來分時(shí)接收CPU送來的8位行、列地址；二、DRAM?RAS：行地址選通信號(hào)輸入引腳，低電平有效，兼作芯片選擇信號(hào)。當(dāng)為低電平時(shí)，表明芯片當(dāng)前接收的是行地址；Intel2164是一種存儲(chǔ)容量為64K×1位、最大存取時(shí)間為200ns、刷新時(shí)間間隔為2ms的DRAM芯片。?電平有效，表明當(dāng)前正在接收的是列地址(此時(shí)應(yīng)保持為低電平)；CAS：列地址選通信號(hào)輸入引腳，低電平有效，表明當(dāng)前正在接收的是列地址(此時(shí)應(yīng)保持為低電平)；?WE其為低電平時(shí)，執(zhí)行寫操作；否則，執(zhí)行讀操作。?DIN：數(shù)據(jù)輸入引腳；：寫允許控制信號(hào)輸入引腳，當(dāng)其為低電平時(shí)，執(zhí)行寫操作；否則，執(zhí)行讀操作。?DIN：數(shù)據(jù)輸入引腳；NC116VSSDWEINCASDOUT2164RASDRAMA6A3A4A5A7?D?VDD：十5V電源引腳；?Css：地；?N/C：未用引腳：數(shù)據(jù)輸出引腳；A0A2OUTA1VDD89引腳排列圖微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2.Intel2164的內(nèi)部結(jié)構(gòu)128×1281/128行128×128VDDVA0A1A2A3A4A5A6A7存儲(chǔ)矩陣譯碼器存儲(chǔ)矩陣128讀出放大器128讀出放大器SS8位1/4門地址(1/128列譯碼器)(1/128列譯碼器)I/O輸出緩沖器DOUT鎖存器128讀出放大器128讀出放大器128×128存儲(chǔ)矩陣1/128行譯碼器128×128存儲(chǔ)矩陣RAS行時(shí)鐘緩沖器列時(shí)鐘緩沖器寫允許時(shí)鐘緩沖器數(shù)據(jù)輸入緩沖器CASWEDIN微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)DRAM控制器一般由如下部分組成：①地址多路開關(guān)：由于要向DRAM芯片分時(shí)送出行地址和列地址，所以必須具有多路開關(guān)，把來自CPU的地址變成行地址和列地址分兩次送出。②刷新定時(shí)器：用來定時(shí)提供刷新請(qǐng)求。③刷新地址計(jì)數(shù)器：提供刷新的地址，每刷新一行，計(jì)數(shù)器自動(dòng)加1，全部行刷新一遍后自動(dòng)歸零，重復(fù)刷新過程。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)④仲裁電路：當(dāng)來自CPU的訪問存儲(chǔ)器請(qǐng)求和來自刷新定時(shí)器的刷新請(qǐng)求同時(shí)產(chǎn)生時(shí)，對(duì)二者的優(yōu)先權(quán)進(jìn)行裁定。⑤時(shí)序發(fā)生器：提供行地址選通信號(hào)RAS、列地址選通信號(hào)CAS和寫允許信號(hào)WE，以滿足對(duì)存儲(chǔ)器進(jìn)行訪問及對(duì)芯片進(jìn)行刷新的要求。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)刷新地址計(jì)數(shù)器地址地址多路開關(guān)地址總線CPU刷新定時(shí)器DRAMRASCAS仲裁時(shí)序電路發(fā)生器WR讀/寫DRAM控制的邏輯框圖微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)三、存儲(chǔ)器擴(kuò)展技術(shù)對(duì)于存儲(chǔ)體中存儲(chǔ)單元的排列方式，通常分為字結(jié)構(gòu)方式和位結(jié)構(gòu)方式兩種。字結(jié)構(gòu)方式：指芯片上所有的存儲(chǔ)元排列成不同的存儲(chǔ)單元，每個(gè)單元一個(gè)字，每個(gè)字的各位在同一芯片內(nèi)。如：1K*8位結(jié)構(gòu)方式：指芯片上所有的存儲(chǔ)元排列成不同的存儲(chǔ)單元，每個(gè)單元一位，即所有存儲(chǔ)元排列成不同字的同一位。如：8K*1微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)例1用1K×4的2114芯片構(gòu)成lKB的存儲(chǔ)器系統(tǒng)分析：由于每個(gè)芯片的容量為1K，故滿足存儲(chǔ)器系統(tǒng)的容量要求。但由于每個(gè)芯片只能提供4位數(shù)據(jù)，故需用2片這樣的芯片，它們分別提供4位數(shù)據(jù)至系統(tǒng)的數(shù)據(jù)總線，以滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)設(shè)計(jì)要點(diǎn)：?將每個(gè)芯片的10位地址線按引腳名稱一一并聯(lián)，按次序逐根接至系統(tǒng)地址總線的低10位。數(shù)據(jù)線則按芯片編號(hào)連接，1號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D3，2號(hào)芯片的4位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D4-D7。兩個(gè)芯片的WE端并在一起后接至系統(tǒng)控制總線的存儲(chǔ)器寫信號(hào)（如CPU為8086/8088，也可由和／M或IO/的組合來承擔(dān)）。CS引腳也分別并聯(lián)后接至地址譯碼器的輸出，而地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔(dān)。???微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)譯碼器Y0A11AA9M/IO10CSACSA.9.9............2114.2114(2)A0A0(1)A08088WRWEI/O...I/OWE...I/OI/OD0...DD3D7...4D7當(dāng)存儲(chǔ)器工作時(shí)，系統(tǒng)根據(jù)高位地址的譯碼同時(shí)選中兩個(gè)芯片，而地址碼的低位也同時(shí)到達(dá)每一個(gè)芯片，從而選中它們的同一個(gè)單元。在讀/寫信號(hào)的作用下，兩個(gè)芯片的數(shù)據(jù)同時(shí)讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出，或者同時(shí)將來自數(shù)據(jù)總線上的字節(jié)數(shù)據(jù)寫入存儲(chǔ)器。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)5.3只讀存儲(chǔ)器一、可擦除可編程的ROM目前廣泛使用的典型EPROM芯片有Intel公司生產(chǎn)的2716、2732、2764、27128、27256、27512等;

其容量分別為2K×8位至64K×8,512K×8位;

封裝形式:前兩種為24腳雙列可直插式封裝，后幾種為28腳雙列直插式封裝。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)Intel2716:容量為16K（2K×8位);存取時(shí)間:約450ns;單一的+5V電源。各引腳的功能如下：?芯片的2K個(gè)存儲(chǔ)單元；?Al0~A0：地址信號(hào)輸入引腳，可尋址A7124VCCA8A9O7~O0：雙向數(shù)據(jù)信號(hào)輸入輸出引腳；CE：片選信號(hào)輸入引腳，低電平有…VPPOE?效，只有當(dāng)該引腳轉(zhuǎn)入低電平時(shí)，才能對(duì)相應(yīng)的芯片進(jìn)行操作；?OE：數(shù)據(jù)輸出允許控制信號(hào)引腳，輸入，低電平有效，用以允許數(shù)據(jù)輸出；??進(jìn)行寫操作；?A10A1A0O0O1O3CE/PGMO7…Vcc：+5v電源，用于在線的讀操作；VPP：+25v電源，用于在專用裝置上GND1213O3GND：地。Intel2716芯片引腳排列圖微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2.內(nèi)部結(jié)構(gòu)?存儲(chǔ)陣列：Intel2716存儲(chǔ)器芯片的存儲(chǔ)陣列由2K×8個(gè)帶有浮動(dòng)?xùn)诺腗OS管構(gòu)成，共可保存2K×8位二進(jìn)制信息；?可對(duì)7位行地址進(jìn)行譯碼；?可對(duì)4位列地址進(jìn)行譯碼；?實(shí)現(xiàn)片選及控制信息的讀/寫；?數(shù)據(jù)的緩沖。VCCVPP數(shù)據(jù)輸出地O0~O7A7A6A5A4A3A2A1A0O0OO2地12422332242152061971881791610111213VCCA8A9VOEA10CEO7O6OO5O3OEOEX譯碼器：又稱為行譯碼器，輸出允許片選和編程邏輯輸出緩沖PPOEA10CEO7O6OO5O3Y譯碼器：又稱為列譯碼器，...y譯碼y門地址輸入輸出允許、片選和編程邏輯：10x......16KBit~A數(shù)據(jù)輸出緩沖器：實(shí)現(xiàn)對(duì)輸出15140譯碼存儲(chǔ)矩陣1O2地A4O3為什么只需要11根地址線進(jìn)行片內(nèi)地址譯碼？微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)Intel2716芯片與8位CPU的連接方法如下：①低位地址線、數(shù)據(jù)線直接相連；②工作電源VCC直接與+5V電源相連，編程電源通常由開關(guān)控制；③CE-和OE-信號(hào)分別由CPU高位地址總線和控制總線譯碼后產(chǎn)生，通常采用圖5.12所示的3種方法。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)A0~A102716A0~A102716A0~A102716A0~A10A0~A10A0~A10A11~A15譯M訪問A11~A15譯碼器CE≥1CE碼器CERDRDM訪問A11~A15譯M訪問≥1OE碼器OEOERD（b）DOUTDOUTDOUT（a）（c）Intel2716芯片與CPU的連接方法微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（1）要求用2716EPROM芯片為某8位微處理器設(shè)計(jì)一個(gè)16KB的ROM存儲(chǔ)器。已知該微處理器地址線為A0～A15，數(shù)據(jù)線為D0～D7，“允許訪存”控制信號(hào)為M，讀出控制信號(hào)為RD。畫出EPROM與CPU的連接框圖。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（2）分析由于每個(gè)芯片的字長(zhǎng)為8位，故滿足存儲(chǔ)器系統(tǒng)的字長(zhǎng)要求。但由于每個(gè)芯片只能提供2K個(gè)存儲(chǔ)單元，故需用8片這樣的芯片，以滿足存儲(chǔ)器系統(tǒng)的容量要求。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)(3)設(shè)計(jì)要點(diǎn)

先將每個(gè)芯片的11位地址線按引腳名稱一一并聯(lián)，然后按次序逐根接至系統(tǒng)地址總線的低11位。將每個(gè)芯片的8位數(shù)據(jù)線依次接至系統(tǒng)數(shù)據(jù)總線的D0-D7。8個(gè)芯片的OE端并在一起后接至系統(tǒng)控制總線的存儲(chǔ)器讀信號(hào)它們的片選引腳分別接至地址譯碼器的不同輸出，地址譯碼器的輸入則由系統(tǒng)地址總線的高位來承擔(dān)。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（4）實(shí)現(xiàn)+5VVPPD0~D7O0~O7O0~O7O0~O7+25V2716(1)2716(2)…2716(8)A0~A10OECEOECE…OECEVCCCPURDY+5V0YGNDA11~A1374LS13812k…Y72kG2AG2BG1M+5V圖5.13EPROM與CPU連接框圖當(dāng)存儲(chǔ)器工作時(shí)，根據(jù)高位地址的不同，系統(tǒng)通過譯碼器分別選中不同的芯片，低位地址碼則同時(shí)到達(dá)每一個(gè)芯片，選中它們的相應(yīng)單元。在讀信號(hào)的作用下，選中芯片的數(shù)據(jù)被讀出，送上系統(tǒng)數(shù)據(jù)總線，產(chǎn)生一個(gè)字節(jié)的輸出。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)二、電可擦除可編程的ROMEEPROM的讀寫操作與SRAM,EPROM基本相同，不過變成寫入的時(shí)間較長(zhǎng)，寫入一個(gè)字節(jié)需1-5ms。在大量的內(nèi)容需要修改時(shí)，花費(fèi)時(shí)間較多。因EEPROM是非易失存儲(chǔ)器，而且可以在線擦除和寫入，因而非常適合在嵌入式系統(tǒng)中用于一些偶爾需要修改的少量的參數(shù)。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)三、閃速存儲(chǔ)器1、閃存的組織結(jié)構(gòu)閃存有兩種組織結(jié)構(gòu)：按頁面組織和按區(qū)塊組織。

按頁面組織：按頁面組織的閃存，其內(nèi)部有一頁緩存。閃存的存儲(chǔ)體按頁面組織，頁緩存的大小與存儲(chǔ)體的頁大小一致，速度快。按區(qū)塊組織：按區(qū)塊組織的閃存，提供字節(jié)、區(qū)塊和芯片擦除能力，編程較靈活。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)5.4存儲(chǔ)器與CPU的連接在微機(jī)系統(tǒng)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，選擇要進(jìn)行讀/寫操作的存儲(chǔ)單元，然后通過控制總線發(fā)出相應(yīng)的讀/寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換。所以，存儲(chǔ)器芯片與CPU之間的連接，實(shí)質(zhì)上就是其與系統(tǒng)總線的連接，包括：???地址線的連接；數(shù)據(jù)線的連接；控制線的連接；在連接中要考慮的問題有以下幾個(gè)方面：微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)一、存儲(chǔ)器接口應(yīng)考慮的幾個(gè)問題1.存儲(chǔ)器與CPU之間的時(shí)序配合CPU在取址和存儲(chǔ)器讀或?qū)懖僮鲿r(shí)，是有固定時(shí)序的，用戶要根據(jù)這些來確定對(duì)存儲(chǔ)器存取速度的要求，或在存儲(chǔ)器已經(jīng)確定的情況下，考慮是否需要Tw周期，以及如何實(shí)現(xiàn)。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2.CPU總線負(fù)載能力;在設(shè)計(jì)CPU芯片時(shí)，一般考慮其輸出線的直流負(fù)載能力，為帶一個(gè)TTL負(fù)載?，F(xiàn)在的存儲(chǔ)器一般都為MOS電路，直流負(fù)載很小，主要的負(fù)載是電容負(fù)載.故在小型系統(tǒng)中，CPU是可以直接與存儲(chǔ)器相連的，而較大的系統(tǒng)中，若CPU的負(fù)載能力不能滿足要求，可以（就要考慮CPU能否帶得動(dòng)，需要時(shí)就要加上緩沖器，）由緩沖器的輸出再帶負(fù)載。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)3.存儲(chǔ)芯片的選用：包括存儲(chǔ)器容量及存儲(chǔ)器空間的安排內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機(jī)器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，ROM的分配也類似，所以內(nèi)存的地址分配是一個(gè)重要的問題。另外，目前生產(chǎn)的存儲(chǔ)器芯片，單片的容量仍然是有限的，通常總是要由許多片才能組成一個(gè)存儲(chǔ)器，這里就有一個(gè)如何產(chǎn)生片選信號(hào)的問題。?芯片類型的選用?芯片型號(hào)的選用微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)4數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度也是存儲(chǔ)器結(jié)構(gòu)的決定因素。如：對(duì)8位數(shù)據(jù)總線的系統(tǒng)，其存儲(chǔ)空間是一個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)單元存放1個(gè)字節(jié)，存儲(chǔ)芯片內(nèi)存儲(chǔ)器地址是連續(xù)的；對(duì)16位數(shù)據(jù)總線的系統(tǒng)，存儲(chǔ)空間被分為兩個(gè)存儲(chǔ)體，偶存儲(chǔ)體占用偶存儲(chǔ)空間，奇存儲(chǔ)體占用奇存儲(chǔ)空間，而每個(gè)存儲(chǔ)體地址空間是不連續(xù)的。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)二、存儲(chǔ)器地址譯碼方法存儲(chǔ)器的地址譯碼是任何存儲(chǔ)系統(tǒng)設(shè)計(jì)的核心，目的是保證CPU能對(duì)所有存儲(chǔ)單元實(shí)現(xiàn)正確尋址。存儲(chǔ)器的地址譯碼被分為片選控制譯碼和片內(nèi)地址譯碼兩部分。常用的片選控制譯碼方法有線選法、全譯碼法、部分譯碼法和混合譯碼法等。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（1）線選法當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為線選法。A0~A9（1）（2）（3）（3）1KB1KB1KB1KBCSCSCSCS1111A10A11A12A13微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)圖5.4線選結(jié)構(gòu)示意圖優(yōu)點(diǎn)：連線簡(jiǎn)單，片選控制無需專門的譯碼電路。缺點(diǎn)：（1）當(dāng)存在空閑地址線時(shí)，由于空閑地址線可隨意取值1或0，故將導(dǎo)致地址重疊。（2）整個(gè)存儲(chǔ)器地址分布不連續(xù)，使可尋址范圍減小。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（2）全譯碼法將低位地址總線直接與各芯片的地址線相連，高位地址總線全部經(jīng)譯碼后作為各芯片的片選信號(hào)。A0~A128KB8KB8KB(1)(2)(8)….CSCSCSY0A13~A153-8Y1譯碼器Y7微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)圖5.5全譯碼法結(jié)構(gòu)示意圖全譯碼法可以提供對(duì)全存儲(chǔ)空間的尋址能力。當(dāng)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的空閑下來，以便需要時(shí)擴(kuò)充.優(yōu)點(diǎn)：存儲(chǔ)器的地址是連續(xù)的且唯一確定的，即無地址間斷和地址重疊。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)（3）部分譯碼法將高位地址線中的一部分進(jìn)行譯碼，產(chǎn)生片選信號(hào)。常用于不需要全部地址空間的尋址能力，但采用線選法地址線又不夠用的情況。A0~A128KB8KB8KB8KBA15(1)CS(2)CS(3)CS(4)CS(不參加譯碼）Y0A13~A142-4Y1譯碼器Y4微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)(4)混合譯碼法將線選法與部分譯碼法相結(jié)合的一種方法。該法將用于片選控制的高位地址分為兩組，其中一組的地址采用部分譯碼法，經(jīng)譯碼后的每一個(gè)輸出作為一塊芯片的片選信號(hào)；另一組地址則采用線選法，每一位地址線作為一塊芯片的片選信號(hào)。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)A0~A102KB2KB2KB2KB(10)(1)CS….(8)CS(9)CSCSY0A11~A133-8Y1譯碼器11Y7A14A15缺點(diǎn)：與線選法相同，存在地址重疊和地址不連續(xù)的問題。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2、地址譯碼電路的設(shè)計(jì)存儲(chǔ)器地址譯碼電路的設(shè)計(jì)一般遵循如下步驟：①根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量，確定存儲(chǔ)器在整個(gè)尋址空間中的位置；②根據(jù)所選用存儲(chǔ)芯片的容量，畫出地址分配圖或列出地址分配表；③根據(jù)地址分配圖或分配表確定譯碼方法并畫出相應(yīng)的地址位圖；④選用合適器件，畫出譯碼電路圖。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)0000H2KB2KB2KB2KB1KB1KB1KB1KB1KB1KB1KB1KB②根據(jù)所采用的存儲(chǔ)芯片容量，可畫出地址分配圖；確定地址分配表ROM區(qū)2000HRAM區(qū)3FFFH4000H地址分配圖微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)④根據(jù)地址位圖，可考慮用3-8譯碼器完成一次譯碼，用適當(dāng)邏輯門完成二次譯碼Y0(1)74LS138(2)(3)(4)(5)(6)A11A12A13ABCY1Y2Y3Y4Y5Y4片譯EPROM碼A14G2A≥1AG152B器6Y7≥1+5VG1(7)≥1(8)8片1≥1RAMA10(9)≥1(10)≥1(11)(12)≥1≥1微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)圖5.10片選控制譯碼電路圖三、存儲(chǔ)器與控制總線、數(shù)據(jù)總線的連接1.存儲(chǔ)器與控制總線的連接A.ROM：CS-片選和存儲(chǔ)器讀B.RAM：（1）CS作片選，WR控制讀寫；（2）用OE和WE分別控制讀、寫，CE控制芯片選通2.存儲(chǔ)器與數(shù)據(jù)總線的連接D0~D7,D0~D15微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)高速緩沖存儲(chǔ)器用于存入要訪問的內(nèi)容，即當(dāng)前訪問最多程序代碼和數(shù)據(jù)；置換控制器地址索引機(jī)構(gòu)中存放著地址索引機(jī)構(gòu)與高速緩沖存儲(chǔ)器內(nèi)容相關(guān)的高位地址，當(dāng)訪問高速緩沖存儲(chǔ)器命中時(shí)，用來和地址總線上的低位地址一起形成訪問緩沖存儲(chǔ)器地址；高速緩沖存儲(chǔ)器段（頁）地址高位地址低位地址主CPU地址總線存數(shù)據(jù)總線而置換控制器則按照一圖5.21Cache結(jié)構(gòu)框圖定的置換算法控制高速緩沖存儲(chǔ)器中內(nèi)容的更新。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)四、Cache-主存存儲(chǔ)結(jié)構(gòu)的命中率命中率指CPU所要訪問的信息在Cache中的比率，相應(yīng)地將所要訪問的信息不在Cache中的比率稱為失效率。Cache的命中率除了與Cache的容量有關(guān)外，還與地址映象的方式、替換策略、頁的大小等因素有關(guān)。目前，Cache存儲(chǔ)器容量主要有256KB和512KB等。這些大容量的Cache存儲(chǔ)器，使CPU訪問Cache的命中率高達(dá)90％至99％，大大提高了CPU訪問數(shù)據(jù)的速度，提高了系統(tǒng)的性能。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)五、兩級(jí)Cache-主存存儲(chǔ)結(jié)構(gòu)CPU內(nèi)部的Cache與主機(jī)板上的Cache就形成兩級(jí)Cache結(jié)構(gòu)。CPU工作時(shí)，首先在第一級(jí)Cache(微處理器內(nèi)的Cache)中查找數(shù)據(jù)，如果找不到，則在第二級(jí)Cache(主機(jī)板上的Cache)中查找，若數(shù)據(jù)在第二級(jí)Cache中，Cache控制器在傳輸據(jù)的同時(shí)，修改第一級(jí)Cache；如果數(shù)據(jù)既不在第一級(jí)Cache也不在第二級(jí)Cache中，Cache控制器則從主存中獲取數(shù)據(jù)，同時(shí)將數(shù)據(jù)提供給CPU并修改兩級(jí)Cache。兩級(jí)Cache結(jié)構(gòu)，提高了命中率，加快了處理速度，使CPU對(duì)Cache的操作命中率高達(dá)98％以上。微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)六、Cache的基本操作1．讀操作當(dāng)CPU發(fā)出讀操作命令時(shí)，要根據(jù)它產(chǎn)生的主存地址分兩種情形：一種是需要的數(shù)據(jù)已在Cache存儲(chǔ)器中，那么只需直接訪問Cache存儲(chǔ)器，從對(duì)應(yīng)單元中讀取信息到數(shù)據(jù)總線；另一種是所需要的數(shù)據(jù)尚未裝入Cache存儲(chǔ)器，CPU在從主存讀取信息的同時(shí)，由Cache替換部件把該地址所在的那塊存儲(chǔ)內(nèi)容從主存拷貝到Cache中。

微型計(jì)算機(jī)存儲(chǔ)器接口技術(shù)2．寫操作當(dāng)CPU發(fā)出寫操作命令時(shí)，也要根據(jù)它產(chǎn)生的主存地址分兩種情形：其一，命中時(shí)，不但要把新的內(nèi)容寫入Cache存儲(chǔ)器中，必須同時(shí)寫入主存，使主存和Cache內(nèi)容同時(shí)修改，保證主存和副本內(nèi)容一致，這種方法稱寫直達(dá)法或稱通過式寫(Write-through，簡(jiǎn)稱通寫法);另一種方法是，先不更新主存，而是在Cache中做以標(biāo)記，當(dāng)該頁被淘汰時(shí)，再把該頁寫回主存。其二，未命中時(shí)，許多微機(jī)系統(tǒng)只向主存寫入信息，而不必