計算機(jī)組成原理知識點及復(fù)習(xí)題

I、計算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指cache、主存貯器和外存貯器。

2、馮?諾依曼機(jī)工作的基本方式的特點是按地址訪問并順序執(zhí)行指令。

3、某機(jī)字長32位，其中1位符號位，31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)

為+（1-23）。

4、零地址指令的操作數(shù)一般隱含在寄存器中。

5、算術(shù)/邏輯運算單元74181ALU可完成。

6、存儲單元是指存放一個機(jī)器字的所有存貯元集合。

7、在定點二進(jìn)制運算器中，減法運算一般通過補碼運算的二進(jìn)制加法器來實現(xiàn)。

8、相聯(lián)存貯器是按內(nèi)容指定方式進(jìn)行尋址的存貯器。

9、某計算機(jī)字長32位，其存儲容量為4MB,若按半字編址，它的尋址范圍是2M。

10、變址尋址方式中，操作數(shù)的有效地址等于變址寄存器內(nèi)容加上形式地址（位移量）。

11、主存貯器和CPU之間增加cache的目的是解決CPU和主存之間的速度匹配問題。

12、微程序存放在磁盤中，

13、單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需

采用隱含尋址方式。

14、計算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時減少「信息傳輸線的條數(shù)。

15、同步控制是由統(tǒng)一時序信號控制的方式。

16、串行總線主要用于連接主機(jī)與外圍設(shè)備。

17、動態(tài)RAM的特點是每隔一定時間刷新一遍。

18、在下列存儲器中，半導(dǎo)體存儲器可以作為主存儲器。

19、計算機(jī)主頻的周期是指時鐘周期。

20、CPU芯片中的總線屬于內(nèi)部總線總線.

21、電了計算機(jī)是種不需耍人工百.接干預(yù)，能夠自動、高速、準(zhǔn)確的對各種信息進(jìn)行處理

和存儲的電子設(shè)備。

22、總線特點：共享；分時

23、地址總線由單方向的多根信號線組成，用于CPU向主存、外設(shè)傳輸?shù)刂沸畔?；?shù)據(jù)總線

由雙方向的多根信號線組成，CPU可以沿這些線從主存或外設(shè)讀入數(shù)據(jù)，也可以沿這些線向

主存或外設(shè)送出數(shù)據(jù)；控制總線上傳輸?shù)氖强刂菩畔?，包括CPU送出的控制命令和主存/外

設(shè)反饋給CPU的狀態(tài)信號，

24、通道是承擔(dān)I/O操作管理的主要部件。

25、硬件通常是指一切看得見，摸得到的設(shè)備實體；軟件通常是泛指各類程序和文件，它們

實際上是由一些算法以及其在計算機(jī)中的表示所構(gòu)成的。

26、對于程序設(shè)計人員來說，硬件和軟件在邏輯上是等價的。

27、數(shù)據(jù)是計算機(jī)加工和處理的對象，數(shù)據(jù)的機(jī)器層次表示將直接影響到計算機(jī)的結(jié)構(gòu)和性

能。

28、所謂無符號數(shù)，就是整個機(jī)器字長的全部二進(jìn)制位均表示數(shù)值位（沒有符號位），相當(dāng)

于數(shù)的絕對值。

29、對于真值0,原碼和反碼各有兩種不同的表示形式，而補碼只有唯一的一種表示形式。

30、原碼、反碼表示的正、負(fù)數(shù)范圍是對稱的；但補碼負(fù)數(shù)能多表示一個最負(fù)的數(shù)（絕對值

最大的負(fù)數(shù)），

31、若機(jī)器字長有n+1位，則：

原碼定點小數(shù)表示范圍為：-（l-2-n）?（1-2F）

補碼定點小數(shù)表示范圍為：-l-（l-2n）

32、若機(jī)器字長有n+1位，則：

原碼定點整數(shù)的表示范圍為：?（2"-1）

補碼定點整數(shù)的表示范圍為：-2"?（2J1）

33、一條指令就是機(jī)器語言的一個語句，它是一組有意義的二進(jìn)制代碼。

34、操作碼：指明操作的性質(zhì)及功能。

35、地址碼：指明操作數(shù)妁地址，特殊情況下也可能直接給出操作數(shù)木身。

36、指令的長度是指一條指令中所包含的二進(jìn)制代碼的位數(shù)，它取決于操作碼字段的長度、

操作數(shù)地址的個數(shù)及長度。

37、尋找下一條將要執(zhí)行的指令地址稱為指令尋址，指令尋址比較簡單，它又可以細(xì)分為順

序?qū)ぶ泛吞S尋址。

38>Cache存儲系統(tǒng)是為解決主存速度不足而提出來的。

39、虛擬存儲系統(tǒng)是為解決主存容量不足而提出來的。

40、存儲程序概念：⑴i…算機(jī)（指硬件）應(yīng)由運算器、存儲器、控制器、輸入設(shè)備和輸出

設(shè)備五大基本部件組成；⑵計算機(jī)內(nèi)部采用二進(jìn)制來表示指令和數(shù)據(jù)；⑶將編好的程序和

原始數(shù)據(jù)事先存入存儲搖中，然后再啟動計算機(jī)工作，這就是存儲程存的基本含義。

41、輸入設(shè)備的任務(wù)是把人們編好的程序和原始數(shù)據(jù)送到計算機(jī)中去，并且將它們轉(zhuǎn)換成計

算機(jī)內(nèi)部所能識別和接受的信息方式。

42、輸出設(shè)備的任務(wù)是將計算機(jī)的處理結(jié)果以人或其他設(shè)備所能接受的形式送出計算機(jī)。

43、存儲器是用來存放程序和數(shù)據(jù)的部件，它是一個記憶裝置，也是計算機(jī)能夠?qū)崿F(xiàn)“存儲

程序控制”的基礎(chǔ)。

44、輔助存儲器：設(shè)置在主機(jī)外部，CPU不能直接訪問，用來存放暫時不參與運行的程序和

數(shù)據(jù)，需要時再傳送到主存。

45、高速緩沖存儲器：CPU可以直接訪問，用來存放當(dāng)前正在執(zhí)行的程序中的活躍部分（副

本），以便快速地向CPU提供指令和數(shù)據(jù)。

46、運算器是對信息進(jìn)行處理和運算的部件，經(jīng)常進(jìn)行的運算是算術(shù)運算和邏輯運算，因此

運算器的核心是算術(shù)邏輯運算部件ALL；

47、控制器是整個計算機(jī)的指揮中心?？刂破髦兄饕〞r序控制信號形成部件和一曲專用

的寄存器。

48、總線是一組能為多個部件服務(wù)的公共信息傳送線路，它能分時地發(fā)送與接收各部件的信

息。

49、馮?諾依曼結(jié)構(gòu)的存儲器設(shè)計思想：是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在一起

的存儲器結(jié)構(gòu)。指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置。

50、哈佛結(jié)構(gòu)的存儲器設(shè)計思想：是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu).CPU

首先到指令存儲器中讀取指令內(nèi)容，譯碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù)

據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。

51、硬件與軟件的關(guān)系：硬件是計算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)，軟件是計算機(jī)系統(tǒng)的靈魂。硬件和

軟件是相輔相成的，不可.分割的整體。

52、硬件軟化：原來由硬件實現(xiàn)的操作改由軟件來實現(xiàn)。它可以增強(qiáng)系統(tǒng)的功能和適應(yīng)性。

軟件硬化：原來由軟件實現(xiàn)的操作改由硬件來實現(xiàn)。它可以顯著降低軟件在時間上的開銷。

53、固件是指那些存儲在能永久保存信息的器件（如R0Q中的程序，是具有軟件功能的硬

件。

54、機(jī)器字長是指參與運算的數(shù)的基本位數(shù)，它是由加法器、寄存器、數(shù)據(jù)總線的位數(shù)決定

的。

55、數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)，稱為數(shù)據(jù)通路寬度。

56、主存容量：一個主存儲器所能存儲的全部信息量稱為主存容量。

57、虛擬計算機(jī)是指以軟件或以軟件為主實現(xiàn)的機(jī)器。

58、用“+號加絕對值來表示數(shù)值的大小，用這種形式表示的數(shù)值在計算機(jī)技術(shù)中

稱為“真值”。

59、約定二進(jìn)制數(shù)的最高位為符號位，“0”表示正號，“1”表示負(fù)號。這種在計算機(jī)中使

用的表示數(shù)的形式稱為機(jī)器數(shù)

60、原碼表示法的優(yōu)點是直觀易懂，機(jī)器數(shù)和真值間的相互轉(zhuǎn)換很容易，用原碼實現(xiàn)乘、除

運算的規(guī)則很簡單；缺點是實現(xiàn)加、減運算的規(guī)則較復(fù)雜。

61、8421碼又稱為NBCD碼，其主要特點是：⑴它是一種有權(quán)碼，四位二進(jìn)制代碼的位權(quán)

從高到低分別為8、4、2、1。⑵簡單直觀。每個代碼與它所代表的十進(jìn)制數(shù)之間符合二進(jìn)

制數(shù)和十進(jìn)制數(shù)相互轉(zhuǎn)換的規(guī)則。⑶不允許出現(xiàn)1010?1111。這六個代碼在8421色中是

非法碼。

62、余3碼其主要特點是：⑴這是一種無權(quán)碼，但也可看作是一種特殊的有權(quán)碼，即在8421

碼的基礎(chǔ)上加+3(+0011)形成的，故稱余3碼。在這種編碼中各位的“1”不表示一個固定

的十進(jìn)制數(shù)值，因而不直觀。(2)它也是一種對9的自補碼。⑶不允許出現(xiàn)()()()0~-()。1()、

1101?1111。這六個代碼在余3碼中是非法碼。

63、程序中斷方式：外設(shè)在作好輸入/輸出準(zhǔn)備時，向主機(jī)發(fā)中斷請求，主機(jī)接到請求后就

暫時中止原來執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空埱筮M(jìn)行處理，在中斷處理完畢后

返回原來的程序繼續(xù)執(zhí)行，

64、CPU響應(yīng)中斷的條件：(1)CPU接收到中斷請求信號，首先中斷源要發(fā)出中斷請求，同

時CPU還要接收到這個中斷請求信號。(2)CPU允許中斷，CPU允許中斷即開中斷。CPU內(nèi)

部有一個中斷允許觸發(fā)器，只有當(dāng)其被置位時，CPU才可能響應(yīng)中斷源的中斷請求(中斷開

放)。如其被復(fù)位，CPU處于不可中斷狀態(tài)，即使中斷源有中斷請求，CPU也不響應(yīng)(中斷關(guān)

閉)。(3)一條指令執(zhí)行完畢，一般情況下，CPU在一條指令執(zhí)行完畢，且沒有更緊迫的任

務(wù)時才能響應(yīng)中斷請求。

65、直接存儲器存取(DWO方式：DMA方式是在主存儲器和外部設(shè)備之間開辟直接的數(shù)據(jù)

通路，可以進(jìn)行基本上不需要CPU介入的主存和外設(shè)之間的信息傳送，這樣不僅能保記CPU

的高效率，而且能滿足高速外設(shè)的需要。

66、中斷源是指中斷的來源，即任何引起計算機(jī)中斷的事件。

67、中斷全過程分為五個階段：中斷請求、中斷判優(yōu)、中斷響應(yīng)、中斷處理、中斷返回。

68、通道控制方式與DMA方式的區(qū)別：①DMA控制器是通過專門設(shè)計的硬件控制邏輯來實

現(xiàn)對數(shù)據(jù)傳送的控制；而通道則是一個具有特殊功能的處理器，它具有自己的指令和程序，

通過執(zhí)行一個通道程序?qū)崿F(xiàn)對數(shù)據(jù)傳送的控制，故通道具有更強(qiáng)的獨立處理數(shù)據(jù)輸入/輸出

的功能。②DMA控制器通常只能控制一臺或少數(shù)幾臺同類設(shè)備；而一個通道則可以同時控

制許多臺同類或不同類的設(shè)備。

69、通道的功能：①受C"的I/O指令，按指令要求與指定的外設(shè)進(jìn)行聯(lián)系。②從主存取

出屬于該通道程序的通道指令，經(jīng)譯碼后向設(shè)備控制器和設(shè)備發(fā)送各種命令。③實施主存

和外設(shè)間的數(shù)據(jù)傳送。④從外設(shè)獲得設(shè)備的狀態(tài)信息，形成并保存通道本身的狀態(tài)信息，

根據(jù)要求將這些狀態(tài)信息送到主存的指定單元，供CPU使用。⑤將外設(shè)的中斷請求和通道

本身的中斷請求按次序及時報告CPU.

70、設(shè)有一個8位信息為10101100,試求海明編碼的生成和校驗過程。

(1)編碼生成

按偶校驗有：

P1=O?O?1eO?O=1

P2=0十1十1十1十0=1

P3=0十1十1十1=1

P4=0十1十0十1=0

P5=0十0十1十0十1十1二1

???可得到用二進(jìn)制表示的海明碼為：

1101001101011

(2)校驗

假設(shè)傳送后H11(1)7)位發(fā)生了錯誤：

1111001101011

出錯

檢錯的過程很簡單，只要將接受到的碼字重新進(jìn)行偶校驗：

Sl=l十0十0十1十0十1=1

52=1?0?1?1?1?1=1

S3=l十0十1十1十1=0

S4=0①0①1①1①1=1

S5=l?0?0?l00?l?l=0

所以指誤字為01011,其中低4位有效,相應(yīng)的十進(jìn)制數(shù)是11,指出H11出錯?，F(xiàn)在H11

錯成了“1”，糾錯就是將H11位取反讓它恢復(fù)為“0”。BP：

錯誤碼：1111oo11o1o11

I

糾正后：11。10D1101011

71、選擇產(chǎn)生多項式為1011,把4位有效信息1100編成CRC碼。

M(X)=X3+X2=1100

M(X)XX3=X6+X5=1100000

G(X)=X3+X+l=1011

M(X)xX31100000…八010

G(X)10111011

M(X)XX3+R(X)=11()0000+()1()

=1100010

72、已知，，用補碼求：A+B,要求寫出運算過程。

■［A］補，［B］補

???[A+B]補,

73、已知，，用補碼求：A-B,要求寫出運算過程。

V[A]#,[B]補，

1B]補

0.1011

???[A—B]補，

74、X=1O11B=11D,Y=111B=7D

[X]補=0,1011,[Y]#=0,0111

0,1011

+(),()111

1,0010

[X+Y]#=1,0010,X+Y=-1110B=-14D

兩正數(shù)相加結(jié)果為-14D,顯然是錯誤的。

75、X=-1O11B=-11D,Y=-111B=-7D

[X]補=1,0101[Y]補=1,1001

1,0101

?1,1001

0,1110

[X+Y]補=0,1110,X+Y=1110B=14D

兩負(fù)數(shù)相加結(jié)果為14D,顯然也是錯誤的。

地址總線主

存

數(shù)據(jù)總線瞬

容

Read量

k

Write2

MFC字

76、CPU對主存進(jìn)行讀/寫操作時，首先CPU在地址總線上給出地址信號，然后發(fā)出相應(yīng)的

讀或?qū)懨?，并在?shù)據(jù)總線上交換信息。

⑴讀

讀操作是指從CPU送來的地址所指定的存儲單元中取出信息、，再送給CPU,其操作過程是:

地址一MAR-ABCPU將地址信號送至地址總線

ReadCPU發(fā)讀命令

WaitforMFC等待存儲器工作完成信號

((MAR))-DB-MDR讀出信息經(jīng)數(shù)據(jù)總線送至CPU

⑵寫

寫操作是指將要寫入的信息存入CPU所指定的存儲單元中，其操作過程是:

地址一MAR-ABCPU將地址信號送至地址總線

數(shù)據(jù)一MDR-DBCPU將要寫入的數(shù)據(jù)送至數(shù)據(jù)總線

WriteCPU發(fā)寫命令

WaitforMFC等待存儲器工作完成信號

77、指令的微操作序列

控制器在實現(xiàn)一條指令的功能時，總要把每條指令分解成為一系列時間上先后有序的

最基本、最簡單的微操作，即微操作序列。微操作序列是與CPU的內(nèi)部數(shù)據(jù)通路密切相關(guān)的,

不同的數(shù)據(jù)通路就有不同的微操作序列。

時鐘

c

p

U

內(nèi)

部

總

線

7.

1)加法指令A(yù)DDR1,@RO

這條指令完成的功能是把R0的內(nèi)容作為地址送到主存以取得第一操作數(shù)，再

與R1的內(nèi)容相加，最后將結(jié)果送回主存中。即實現(xiàn)：

((RO))+(R1)->(RO)

(1)取指周期

①PCout和MARin有效，完成PC經(jīng)CPU內(nèi)部總線送至MAR的操作，記作(PC)-MAR；

②通過控制總線(圖中未畫出)向主存發(fā)讀命令，記作Read；

③存儲器通過數(shù)據(jù)總線將MAR所指單元的內(nèi)容(指令)送至MDR,記作M(MAR)-MDR；

④MDRoul和IRin有效，將MDR的內(nèi)容送至IR,記作(MDR)-IR。至此，指令被從主存中取

出，其操作碼字段開始控制CU。

⑤使PC內(nèi)容加1,記作(PC)+1-PC。

這條指令的微操作序列的第①?⑤步為取指令階段的公共操作，它完成的任務(wù)為：

(PC)-MAR

Read

M(MAR)-MDR-1R

(PC)+1PC

(2)取數(shù)周期

取數(shù)周期要完成取操作數(shù)的任務(wù)，被加數(shù)在主存中，加數(shù)已放在通用寄存器R1

中。

①ROout和MARin有效，完成將被加數(shù)地址送至MAR的操作，記作(RO)-MAR；

②向主存發(fā)讀命令，記作Read；

③存儲器通過數(shù)據(jù)總線將MAR所指單元的內(nèi)容(數(shù)據(jù))送至MDR,同時MDRout和Yin有效，

記作M(MAR)-*MDR—Y；

(3)執(zhí)行周期

執(zhí)行周期完成加法運算的仃.務(wù)，并將結(jié)果寫回主存。

①Rlout和ALUin有效,同時CU向ALU發(fā)“ADD”控制信號，使R1的內(nèi)容和Y的內(nèi)容相加,

結(jié)果送寄存器Z中，記作(RD+Y-Z；

②Zout和MDRin有效,將運算結(jié)果送MDR,記作(Z)-MDR。

③向主存發(fā)寫命令，記作Write。

2)轉(zhuǎn)移指令JCA

這是一條條件轉(zhuǎn)移指令，若上次運算結(jié)果有進(jìn)位(C=l),就轉(zhuǎn)移；若上次運算

結(jié)果無進(jìn)位(C=0),就順序執(zhí)行下一條指令。設(shè)A為位移量，轉(zhuǎn)移地址等于PC的內(nèi)容加位

移量。相應(yīng)的微操作序列如下：

(1)取指周期

與上條指令的微操作序列完全相同。

(2)執(zhí)行周期

如果有進(jìn)位(O1),則完成(PC)+A-PC的操作，否則跳過以下幾步。

①PCout和Yin有效,記作(PC)fY(C=l)；

②AdIRout和ALUin有效,同時CU向ALU發(fā)“ADD”控制信號，使IR中的地址碼字段A

和Y的內(nèi)容相加，結(jié)果送寄存器Z,記作Ad(IR)+Y-Z(C=l)；

③Zout和PCin有效，將運算結(jié)果送PC,記作⑵一PC(C=l)。

78、調(diào)相制(PE)(2)調(diào)頻制(FM)⑶改進(jìn)的調(diào)頻制(MFM)(4)改進(jìn)的改進(jìn)型調(diào)頻制(M2FM)

數(shù)據(jù)序列為：101110001,畫出磁記錄方式的磁頭線圈中脈沖電流在記錄介質(zhì)上相應(yīng)磁化

翻轉(zhuǎn)形式。

To

01000

PEm

FM|rLn_rLn_runLm

m

mI

79、設(shè)有一個盤面直徑為18in的磁盤組，有20個記錄面，每面有5in的區(qū)域用于記錄信

息，記錄密度為100道/in（TPI）和1000b/in（bpi）,轉(zhuǎn)速為2400r/min,道間移動時間

為，試計算該盤組的容量、數(shù)據(jù)傳送率和平均存取時間。

每一記錄面的磁道數(shù)N為

N=5in/面X100道/in=500道/面

最內(nèi)圈磁道的周長為

1產(chǎn)兀X（182X5）in=25.12in

以最內(nèi)圈磁道的周長當(dāng)作每條磁道的長度，故該盤組的存儲容量（非格式化容量）為

C=1000b/inX道X500道/面X20面XX106B

磁盤旋轉(zhuǎn)一圜的時間為

t=l/2400（r/min）X60s/min

=0.025s=25ms

數(shù)據(jù)傳送率為

Dr二每一道的容量/旋轉(zhuǎn)一圈的時間

X106b/s

X106B/s=0.1256MB/s

平均存取時間為

Ta-[（0+0.2*499）/2+（0+25）/2]ms^60ms

80、用512Kxi6位的RAM存儲器芯片組成一個2MX32的半導(dǎo)體只讀存儲器，試問:

1）數(shù)據(jù)寄存器多少位？（1分）

2）地址寄存器多少位？（2分）

3）共需要多少個這樣的器件？（2分）

4）畫出此存儲器的組成框圖.（5分）

解：

1）數(shù)據(jù)寄存器32位；

2）地址寄存器23位⑵IX32bit=2MX32/8B=22iX2J2”

3）共需要8片RAM;（2MX32）/（512KX16）=8

4）存儲器的組成原理入圖1

RAM

圖1

81、某機(jī)器中，已知配有一個地址空間為（0000—1FFF）”的ROM區(qū)域，現(xiàn)在用一個SRAM芯

片（8KX8位）形成一個16Kxi6位的ROM區(qū)域,起始地址為（2000）*假設(shè)SRAM芯片有

CS和WE控制端，CPU地址總線船一一Ao,數(shù)據(jù)總線為D5――Do,控制信號為R/W（讀/寫）,

MREQ（當(dāng)存儲器讀或?qū)憰r，該信號指示地址總線上的地址是有效的）。要求：滿足已知條件

的存儲器,畫出地址譯碼方案。畫出ROM與畫M同CPU連接圖。

解：存儲器地址空間分布如圖2所示，分三組，每組8Kxi6位。

由此可得存儲器方案要點如下：

組內(nèi)地址：A12----Ao（Ao為低位）；

組號譯碼使用2：4譯碼器；

RAM,,RAM;各用兩片SRAM芯片位進(jìn)行并聯(lián)連接,其中一片組成高8位，另一片組成低8位。

用MREQ作為2：4日麗（蜂控制端，該信號低曳上（有效）時，逆器工作。

CPU的R/W信號與SRAM的\VE警接，當(dāng)R/W=l口拓福器執(zhí)行讀操作「當(dāng)R/忙0時，存儲器

執(zhí)行寫操作。如圖3―

7FFF

圖2

圖3

82、求證；［X］補十［Y］外=［X+Y］補(mod2)

解:(1)x>0,y>0f則x+y>0

［X］補+［Y］補=x+y=［X+Y］補(mod2)

(2)x>0,y<0,則x+y>0或x+y<0

因為［X］?b=x,［Y］?b=2+y

所以［X］補+［Y］補=x+2+y=2+(x+y)

當(dāng)x+y>0時,2+(x+y)>2,進(jìn)位2必丟失,又因(x+y)>0,所以

［X］補+［Y］補=x+y=［X+Y］,h(mod2)

當(dāng)x+y<0時，2+(x+y)<2,又因(x+y)<0,所以

［X］補+［Y］補=x+y=［X+Y］補(mod2)

(3)x<0,y>0,則x+y>0或x+y<0

這種情況和第2種情況一樣，把x和y的位置對調(diào)即得證。

(4)x<0,y<0,則x+y<0

因為［X］||.=2+x,［Y］?.=2+y

所以［X］補+［Y］補=2+x+2+y=2+(2+x+y)

上式第二部分一定是小于2大于1的數(shù)，進(jìn)位2必丟失，又因(x+y)<0

所以［X］補+［Y］?b=2+(x+y)=［X+Y］補(mod2)

83、某計算機(jī)字長32位，有16個通用寄存器，主存容量為1U字，采用單字長二地址指令,

共有64條指令，試采用四種尋址方式(寄存器、直接、變址、相對)設(shè)計指令格式。

解：64條指令需占用操作碼字段(0P)6位，源寄存器和F1標(biāo)寄存器各4位，尋址模式(X)

2位，形式地址(D)16位，其指令格式如下：

3126252221181716150

-0P目標(biāo)源D

尋址模式定義如下:

x=00寄存器尋址操作數(shù)由源寄存器號和目標(biāo)寄存器號指定

x=01直接尋址有效地址E=(D)

X=10變址尋址有效地址E=(Rx)+D

X=11相對尋址有效地址E=（PC）+D

其中R、為變址寄存器（10位），PC為程序計數(shù)器（20位），位移量D可正可負(fù)。該指令格式

可以實現(xiàn)RR型，RS型尋址功能。

84、如圖B2.1表示使用快表（頁表）的虛實地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其

中容量為8個存貯單元。問：

當(dāng)CPU按虛擬地址1去訪問主存時，主存的實地址碼是多少？

當(dāng)CPU按虛擬地址2去訪問主存時，主存的實地址碼是多少？

當(dāng)CPU按虛擬地址3去訪問主存時，主存的實地址碼是多少？

頁號該頁在主存中的起始地址虛擬地址頁號頁內(nèi)地址

3342000

1150324

2538000

79600070128

2

660000

480516

440000

3

1580000

550000

3070000

解：（1）用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中的起始

地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，求得主存實地址碼為

80324o

主存實地址碼=96000+0128=96128

虛擬地址3的頁號為48,當(dāng)用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面,

此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該

頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存

調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。

85、己知x=-0.01111,y=+0.11001,

求［x］補，［一X］補，［y］補，［一y］樸,x+y=?,x-y=?

解：[X]1ft=1.01111[x]?.=1.10001所以：［-x］撲

[y=0.11001[y=0.11001所以：［-y］補

[x]補11.10001[X]補

+[y]補00.11001+[-y11.00111

[X+y卜00.01010[x-y

所以：x+y=+0.01010因為符號位相異，結(jié)果發(fā)生溢出

86、假設(shè)機(jī)器字長16位，主存容量為128K字節(jié)，指令字長度為16位或32位，共有128

條指令，設(shè)計計算機(jī)指令格式，要求有直接、立即數(shù)、相對、基值、間接、變址六種尋址方

式。

解：由己知條件，機(jī)器字長16位，主存容量128KB/16=64K字，因此MAR=16位，共

128條指令，故0P字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于

算術(shù)邏輯和I/。類指令，雙字長用于訪問主存的指令。

159543210

OPRiR2

159865320

OPXR2

D

尋址方式由尋址模式,X定義如下:

X=000直接尋址E=D(64K)

X=001立即數(shù)D=操作數(shù)

X=010相對尋址E=PC+DPC=16位

X=()11基值尋址E=t+D,%=16位

X=100間接尋址E=(D)

X=101變址尋址E=Rx+D,Rx=10位

87、某機(jī)字長32位，常規(guī)設(shè)計的存儲空間W32M,若將存儲空間擴(kuò)至256M,請?zhí)岢鲆环N可

能方案。

解：可采用多體交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊M0,Mi,4，…

科，每個模塊32Mx32位。它各自具備一?套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方

式與CPU傳遞信息,其組成結(jié)構(gòu)如圖B3.3：

CPU訪問8個存貯模塊，可采用兩種方式：一種是在一個存取周期內(nèi)，同時訪問8個存貯模

塊，由存貯器控制器控制它們分時使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分

時訪問每個體，即經(jīng)過1/8存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU

給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對CPU來說，它可以在一個

存取周期內(nèi)連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進(jìn)行。

88、圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯器。已知指令

存貯器IM最大容量為16384字(字長18位),數(shù)據(jù)存貯器DM最大容量是65536字(字長

16位)。各寄存器均有“打入”(RG和“送出"(R?)左制命令，但圖中未標(biāo)出。

設(shè)處理機(jī)指令格式為：

171090

-OP[5F

加法指令可寫為“ADDX(R])"。其功能是(AG)+((Rt)+X)-AC”其中((RD+X)

部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R為試畫出ADD指令從取指令開始到執(zhí)行結(jié)

束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號。

解：加法指令“ADDX(Ri)”是一條隱含指令，其中一個操作數(shù)來自AC。，另一個操作數(shù)在

數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容(R.)加上指令格式中的X量值決定，可認(rèn)為這是

一種變址尋址。因此，指令周期的操作流程圖如圖B3.4,相應(yīng)的微操作控制信號列在框圖

外。

89、設(shè)［x］補=XQ.XlX2…Xn,求證:

0,「1>xN0

[X]>F2XO+X,其中XO=J

1,0>xS-1

證明：當(dāng)1>x20時，卻x為正小數(shù)，貝IJ

1>[x]M=x^0

因為正數(shù)的補碼等于正數(shù)本身，所以

1>X0.X】X2r.Xn2(),Xo=0

當(dāng)1>X>-1時，即X為負(fù)小數(shù)，根據(jù)補碼定義有：

2>[x]>|.=2+x>1(mod2)

即2>Xo.X】X2…Xn>1>Xn=1

所以正數(shù)：符號位X。=0

負(fù)數(shù)：符號位xo=1{

若1>x20,xo=0,貝lj[x]補=2x(i+x=x

若l<x<0,xo=l,貝ij[x]仆=2x°ix=2ix

0,1〉x20

{1,0>x>>1

90、如圖B8.1表示用快表(頁表)的虛實地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯

器中，其容量為8個存貯單元，問：

(1)當(dāng)CPU按虛地址1去訪問主存時主存的實地址碼是多少？

(2)當(dāng)CPU按虛地址2去訪問主存時主存的實地址碼是多少？

(3)當(dāng)CPU按虛地址3去訪問主存時生存的實地址碼是多少？

頁號該頁在主存中的起始地址虛擬地址頁號頁內(nèi)地址

3342000

1150324

2538000

79600070128

2

660000

480516

440000

1580000

550000

3070000

解：(1)用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存中

的起始地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加，

求得主存實地址碼為80324。

主存實地址碼=96000+0128=96128

虛擬地址3的頁號為48,當(dāng)用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面,

此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該

頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將該頁面從外存

調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。

91、某微機(jī)的指令格式如下所示:

15109870

操作碼XI)

D:位移量

X:尋加特征位

X=00：直接尋址；

X=01：用變址寄存器XI進(jìn)行變址;

X=10：用變址寄存器X2進(jìn)行變址;

X=ll：相對尋址

設(shè)(PC)=1234H,(X1)=0037H,(X2)=1122H(H代表十六進(jìn)制數(shù)),請確定下列指令的有效

地址。

①4420H②2244H③132211④3521H⑤6723H

解：

1)X=OO,D=20H,有效地址E=20H

2)X=10,1)=44H,有效地址E=1122H+44H=1166H

3)X=ll,D=22H,有效地址E=1234H+22H=1256H

4)X=01,D=211l,有效地址E=0037H+21H=0058H

5)X=ll,D=23H，有效地址E=1234H+23H=1257H

92、圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點a

由指令寄存器%兩位決定，分支點b由條件碼標(biāo)志c決定?，F(xiàn)采用斷定方式實現(xiàn)微程

序的程序控制，已知微地址寄存器長度為8位，要求：

設(shè)計實現(xiàn)該微指令序列的微指令字順序控制字段的格式。

畫出微地址轉(zhuǎn)移邏輯圖。

解.：（1）已知微地址寄存器長度為8位，故推知控存容量為256單元。所給條件中微程序有

兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測試位巴，P?（直接控制），故順序控制

字段共1（）位，其格式如下,Ai表示微地址寄存據(jù)：

PiP?Ai,A2,，,As

判別字段下地址字段

（2）轉(zhuǎn)移邏輯表達(dá)式如下：

As=Pi?IRB?Tj

A：=Pi,IRs,L

A6=P2-Co?T?

其中。為節(jié)拍脈沖信號。在Pi條件下，當(dāng)IL=1時，心脈沖到來時微地址寄存器的第8

位人將置T,從而將該位由“0”修改為“1"。如果出=0,則A的“0”狀態(tài)保持不變,

A-fM的修改也類似。

根據(jù)轉(zhuǎn)移邏輯表達(dá)式，很容易畫出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強(qiáng)制端實現(xiàn)。

93、求證：[x]撲-[y]?b=[x]補+[-y]補

因為[x]補+[y]補=[x+y]補

所以[y]補=[x+y]補-[x]補①

又[x-y]?=[x+(-y)]補=[x]撲+[-y]補

所以[-y]?h=[x-y]Jh-[x]補②

將①和②相加，得

[y]補+[-y]?=[x+y]補+[x-y]樸一[x]?-[x]補

=[x+y+x-y]?-[x]M-[x]M

=[x+x]?-[x]#-[x]#=

94、CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200

次。已知cache存取周期為40ns,主存存取周期為160ns。求：

1).Cache命中率H。

2).Cache/主存系統(tǒng)的訪問效率c。

3).平均訪問時間Ta。

解：①命中率H=Nc/1Nc+Nm)=5000/(5000+2000)

②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4

訪問效率：

e=1/[r+(1—r)H]=1/[4+(1—4)X0,96]

=89.3%

③平均訪問時間Ta=Tc/e=40/0.893=45ns

95、指令格式如下所示，DP為操作碼字段，試分析指令格式的特點。

15107430

OP源寄存器基值寄存器

位移量（16位）

解：（1）雙字長二地址指令，用于訪問存儲器。

（2）操作碼字段OP為6位，可以指定2$二64種操作。

（3）一個操作數(shù)在源寄存器（共16個），另一個操作數(shù)在存儲器中（由基值寄存器

和位移量決定），所以是RS型指令。

96、某機(jī)運算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，此一M*為多路開關(guān),

采用微程序控制，若用微指令對該運算器要求的所有控制信號進(jìn)行微指令編碼的格式設(shè)計,

列出各控制字段的編碼表，

解：當(dāng)24個控制信號全部用微指令產(chǎn)生時，可采用字段譯碼法進(jìn)行編碼控制，采用的微指

令格式如下（其中目地操作數(shù)字段與打入信號段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即

可）。

3位3位5位4位3位2位

XXXXXXXXXXXXXXXXXXXX

目的操作數(shù)源操作數(shù)運算操作移動操作直接控制判別下址字段

編碼表如下:

目的操作數(shù)字段源操作數(shù)字段運算操作字段移位門字段直接控制字段

001a,LDR(1C01eMSOSIS2s3L,R,S,Ni,j,+1

010b,LDR.CIOf

Oilc,LDROHg

100d,LDR100h

97、（1）某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個

總線時鐘周期，總線時鐘頻率為33MHz，總線帶寬是多少？（2）如果一個總線周期中并

行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，總線帶寬是多少？

解：（1）設(shè)總線帶寬用Dr表示，總線時鐘周期用T=l/f表示，一個總線周期傳送的數(shù)據(jù)量

用D表示，根據(jù)定義可得Dr=D/T=DX（1/T）=DXf=4BX33X106/s=132MB/s

(2)64位=8B

Dr=DXf=8BX66X10°/s=528MB/s

98、利用串行方式傳送字符（如圖），每秒鐘傳送的比恃（bit）位數(shù)常稱為波特率。假設(shè)

數(shù)據(jù)傳送速率是120個字符/秒，每一個字符格式規(guī)定包含10個比特位（起始位、停止位、

8個數(shù)據(jù)位），問傳送的波特率是多少?每個比特位占用的時間是多少？

解：

波特率為：10位X120/秒=1200波特

每個比特位占用的時間Tc是波特率的倒數(shù)：

X10-3

99、磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩個面不用。存儲區(qū)域內(nèi)徑22cm,

外徑33cm,道密度為40道/cm,內(nèi)層位密度400位/cm,轉(zhuǎn)速6000轉(zhuǎn)/分。問：

（1）共有多少柱面？

（2）盤組總存儲容量是多少？

（3）數(shù)據(jù)傳輸率多少？

（4）采用定長數(shù)據(jù)塊記錄格式,，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？

（5）如果某文件長度超過一個磁道的容量，應(yīng)將它記錄在同一個存儲面上，還是記錄在同一

個柱面上？

解：（1）有效存儲區(qū)域=16.571=5.5（cm）

因為道密度=4（）道/cm,所以40X55=220道，即220個圓柱面。

（2）內(nèi)層磁道周長為2nR=2XXI1=69.08（cm）

每道信息量=40（）位/cmX69.08cm=27632位=3454B

每面信息量=3454BX220=759880B

盤組總?cè)菡?759880BX10=7598800B

（3）磁盤數(shù)據(jù)傳輸率Dr=rN

N為每條磁道容量，N=3454B

r為磁盤轉(zhuǎn)速，r=6000轉(zhuǎn)/60秒=100轉(zhuǎn)/秒

Dr=rN=100X3454B=34540DB/s

（4）采用定長數(shù)據(jù)塊格式，直接尋址的最小單位是一個記錄塊（一個扇區(qū)），每個記錄塊記錄

固定字節(jié)數(shù)目的信息，在定長記錄的數(shù)據(jù)塊中，活動頭磁盤組的編址方式可用如下格式：

臺號:柱號（磁道）號:扇區(qū)號:盤面號/磁頭號

此地址格式表示有4臺磁盤（2位），每臺有16個記錄面/盤面（4位），每面有256個磁道

（8位），每道有16個扇區(qū)（4位）。

（5）如果某文件長度超過一個磁道的容量，應(yīng)將它記錄在同一個柱面上，因為不需要重新找

道，數(shù)據(jù)讀/寫速度快。

100、用16KX8的SRAM設(shè)計組成一個64