計(jì)算機(jī)組成原理年月真題

0231820214

1、【單選題】十進(jìn)制數(shù)-96的8位補(bǔ)碼表示是

01100000

10100000

A:

10011111

B:

11100000

C:

答D:案：B

2、【單選題】若傳送的是字符C,其ASII碼為1000011,采用奇校驗(yàn)方式傳送8位編碼,末位

增加奇校驗(yàn)位后的編碼表示是

10000110

10000111

A:

01000011

B:

11000011

C:

答D:案：A

3、【單選題】在采用變址尋址方式的指令中,操作數(shù)在

指令中

通用寄存器中

A:

內(nèi)存中

B:

外存中

C:

答D:案：C

解析：在采用變址尋址方式的指令中,操作數(shù)在內(nèi)存中。

4、【單選題】有一個(gè)32KB的主存儲(chǔ)器,按字節(jié)編址需要地址線

5條

10條

A:

15條

B:

32條

C:

答D:案：C

5、【單選題】存放微程序的控制存儲(chǔ)器包含在

控制器中

主存儲(chǔ)器中

A:

外存儲(chǔ)器中

B:

運(yùn)算器中

C:

答D:案：A

解析：存放微程序的控制存儲(chǔ)器包含在控制器中。

6、【單選題】磁盤接口應(yīng)選用

程序直接控制傳送接口

DMA接口

A:

中斷接口

B:

既有中斷接口,又有DMA接口

C:

答D:案：D

7、【單選題】MIPS計(jì)算機(jī)的匯編指令"or$s1,$s2,$s3”的功能是

$s3=$s1|$s2

$s1=$s2|$s3

A:

$s2=$s1|$s3

B:

$s3=$s2-$s1

C:

答D:案：B

8、【單選題】對(duì)硬盤上信息的訪問方式是

DAM

SAM

A:

ROM

B:

RAM

C:

答D:案：A

解析：對(duì)硬盤上信息的訪問方式是DAM。

9、【單選題】在計(jì)算機(jī)的存儲(chǔ)器層次結(jié)構(gòu)中,屬于外部存儲(chǔ)器的是

主存

寄存器

A:

高速緩存

B:

光盤

C:

D:

答案：D

解析：外部存儲(chǔ)器一般指外存儲(chǔ)器。外儲(chǔ)存器是指除計(jì)算機(jī)內(nèi)存及CPU緩存以外的儲(chǔ)存

器，此類儲(chǔ)存器一般斷電后仍然能保存數(shù)據(jù)。常見的外存儲(chǔ)器有硬盤、軟盤、光盤、U盤

等。

10、【單選題】設(shè)置中斷屏蔽字的作用是

暫停外設(shè)對(duì)主存的訪問

暫停對(duì)某些中斷的響應(yīng)

A:

暫停對(duì)一切中斷的響應(yīng)

B:

暫停CPU對(duì)主存的訪問

C:

答D:案：B

解析：中斷屏蔽字作用是暫停對(duì)某些中斷的響應(yīng)，若一個(gè)i/O設(shè)備中的某些字段被屏蔽那

么它的中斷請(qǐng)求不會(huì)被響應(yīng)，即不會(huì)被送到CPU執(zhí)行。

11、【問答題】一條指令中應(yīng)該顯式或隱式地給出哪些信息?

答案：一條指令中應(yīng)該顯式或隱式地給出:操作碼、源操作數(shù)或其地址、結(jié)果的地址、下

條指令地址。

12、【問答題】CPU中設(shè)置的程序計(jì)數(shù)器(PC)和指令澤碼器(ID)的作用分別是什么?

答案：程序計(jì)數(shù)器(PC)用來存放即將執(zhí)行指令的地址,取指令時(shí),總是先把PC的內(nèi)容送到

地址線:指令譯碼器(ID)對(duì)指令寄存器中的操作碼部分進(jìn)行分析解釋,產(chǎn)生相應(yīng)的譯碼信號(hào)

提供給操作控制信號(hào)形成部件,以產(chǎn)生控制信號(hào)。

13、【問答題】為什么在CPU和主存之間引入Cache能提高CPU訪存效率?

答案：在CPU和主存之間設(shè)置Cache,總是把主存中被頻繁訪問的活躍程序塊和數(shù)據(jù)塊復(fù)

制到cache中。由于程序訪問的局部性,大多數(shù)情況下,CPU能直接從Cache中取得指令和

數(shù)據(jù),而不必訪問主存,因而能提高CPU訪存效率。

14、【問答題】中斷過程包括哪兩個(gè)階段?每個(gè)階段如何實(shí)現(xiàn)?

答案：中斷過程包括中斷響應(yīng)、中斷處理兩個(gè)階段；中斷響應(yīng)階段是由硬件實(shí)現(xiàn)的,而中

斷處理階段則是由CPU執(zhí)行中斷服務(wù)程序來完成的,所以中斷處理是由軟件實(shí)現(xiàn)的。

15、【問答題】假設(shè)某個(gè)頻繁使用的程序P在機(jī)器M1上運(yùn)行需要20s,M1的時(shí)鐘頻率為

3GHz。設(shè)計(jì)人員想開發(fā)一臺(tái)與M1具有相同ISA的新機(jī)器M2。采用新技術(shù)可使M2的時(shí)鐘頻率

增加,但同時(shí)也會(huì)使CPI增加。假定P在M2上執(zhí)行時(shí)的時(shí)鐘周期數(shù)是在M1上的2倍,則M2的

時(shí)鐘頻率至少達(dá)到多少才能使程序P在M2上的運(yùn)行時(shí)間縮短為8s?

答案：程序P在機(jī)器M1上的時(shí)鐘周期數(shù)為CPU執(zhí)行時(shí)間x時(shí)鐘頻率=20S×3GHz=60G。

因此,程序P在機(jī)器M2上的時(shí)鐘周期數(shù)為2×60GHz=120G要使程序P在M2上的運(yùn)行時(shí)間

縮短為8,則M2的時(shí)鐘頻率至少應(yīng)為:程序所含時(shí)鐘周期÷CPU執(zhí)行時(shí)間

=120G÷8S=15GHz

16、【問答題】將十進(jìn)制數(shù)120轉(zhuǎn)換為IEEE754的單精度(32位)浮點(diǎn)數(shù)格式,要求最后格式

用十六進(jìn)制數(shù)表示。注:EEE754單精度浮點(diǎn)數(shù)的計(jì)數(shù)公式為(-1s×1.f×2E-127,其中符號(hào)位1

位,階碼8位,尾數(shù)23位。

答案：(1)將十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)(120)10=(1111000)2(2)規(guī)格化二進(jìn)制數(shù)移動(dòng)

小數(shù)點(diǎn),使其在第1、2位之間:1111000=1.111000×26分(3)計(jì)算移碼表示的階碼E=偏

置值+階碼真值階碼真值e=6,偏置值=127階碼E=(127+6)10=(133)10=(10000101)2

(4)以單精度(32位)浮點(diǎn)數(shù)格式存儲(chǔ)該數(shù)符號(hào)位S=0階碼E=10000101尾數(shù)

f=111000,00000000000000000得到32位浮點(diǎn)數(shù)的二進(jìn)制存儲(chǔ)格式為:

01000010111100000000000000000000(5)16進(jìn)制數(shù)格式為:(42F00000)16

17、【問答題】假定某同步總線在一個(gè)總線時(shí)鐘周期內(nèi)傳送一個(gè)8字節(jié)的數(shù)據(jù),總線時(shí)鐘頻

率為133MHz,則總線帶寬是多少?如果總線寬度改為128位,一個(gè)時(shí)鐘周期能傳送兩次數(shù)據(jù),總

線時(shí)鐘頻率為266MHz,則總線帶寬是多少?

答案：根據(jù)總線的總帶寬計(jì)算公式:B=WxF/N則本題所述總線的帶寬為:

B=8B×133MHz/1=1064MB/s改進(jìn)后,總線的總帶寬為:

B=(128/8)Bx266MHz/0.5=8512MB/s

18、【問答題】某計(jì)算機(jī)字長(zhǎng)16位,采用16位定長(zhǎng)指令格式,部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如題33

圖所示。假設(shè)MAR的輸出一直處于使能狀態(tài),對(duì)于邏輯指令"OR(R2)(R1)",請(qǐng)回答下列兩

問。(1)在執(zhí)行階段需要多少個(gè)節(jié)拍?(2)每個(gè)節(jié)拍的功能是什么?需要哪些有效控制信

號(hào)?注:該指令功能為M[R[R2]]←M[R[R2]]ORM[R[R1]]

答案：

19、【問答題】某計(jì)算機(jī)主存地址空間大小32MB,按字節(jié)編址主存與Cache之間采用直接映

射方式,塊大小為8K字節(jié)。Cache數(shù)據(jù)區(qū)大小為64KB(1)該Cache共有多少行?(2)主存

地址需多少位?如何劃分?要求說明每個(gè)字段的含義、位數(shù)及其在主存地址中的位置。

答案：(1)每8K字節(jié)數(shù)據(jù)塊在cache中占一行,故64KBcache被劃分為64kb÷8kB=8行

(2)32MB=225B.故主存地址長(zhǎng)度為25位被劃分成以下三個(gè)字段:標(biāo)記+cache行號(hào)+塊內(nèi)

地址由于塊大小為8KB=213B,所以塊內(nèi)地址為13位,即主存地址的低13位Cache行數(shù)

為8=23,所以cache行號(hào)需要3位,即主存地址的中間3位。主存地址總長(zhǎng)25位,所以標(biāo)

記部分為25-13-3=9位即主存地址的高9位。

20、【填空題】CPU內(nèi)部的ALU部件的基本功能是實(shí)現(xiàn)____運(yùn)算和____運(yùn)算。

答案：算術(shù)、邏輯

21、【填空題】在計(jì)算機(jī)系統(tǒng)中,常用的進(jìn)位記數(shù)制有____進(jìn)制、八進(jìn)制、十進(jìn)制、____進(jìn)

制

答案：二進(jìn)制、十六進(jìn)制

22、【填空題】在計(jì)算機(jī)系統(tǒng)中,常用的數(shù)據(jù)校驗(yàn)碼有奇偶校驗(yàn)碼、海明校驗(yàn)碼、____校驗(yàn)

碼。

答案：循環(huán)冗余

23、【填空題】按指令格式的復(fù)雜度,指令系統(tǒng)可分為CISC與____兩種類型。

答案：RISC

24、【填空題】Intel將內(nèi)部異常分為三類:故障、陷阱和____

答案：終止

25、【填空題】早期計(jì)算機(jī)的定時(shí)方式采用機(jī)器周期、____和____三級(jí)時(shí)序?qū)?shù)據(jù)通路操作

進(jìn)行定時(shí)控制。

答案：節(jié)拍、脈沖

26、【填空題】按照存取方式分類,存儲(chǔ)器分為____、____和直接存取存儲(chǔ)器。

答案：隨機(jī)存取存儲(chǔ)器、順序存取存儲(chǔ)器

27、【填空題】由若干個(gè)存儲(chǔ)器芯片構(gòu)成一個(gè)內(nèi)存條,通常情況下,需要在字方向和____方向

上進(jìn)行擴(kuò)展。

答案：位

28、【填空題】對(duì)I/O接口中可訪問的寄存器編址,其方式有獨(dú)立編址和____編址兩種

答案：統(tǒng)一

29、【填空題】I/O數(shù)據(jù)傳送主要有三種不同的控制方式:____、____和中斷控制。

答案：程序直接控制、DMA控制

30、【名詞解釋】總線

答案：總線是傳輸信息的通路,用于在部件之間傳輸信息,CPU、主存和I/O模塊通過總線

互連。

31、【名詞解釋】(計(jì)算機(jī)性指標(biāo))MIPS

答案：