1《電子技術(shù)基礎(chǔ)

數(shù)字部分》第三章邏輯門(mén)電路23.1邏輯門(mén)電路簡(jiǎn)介3.2基本CMOS邏輯門(mén)電路3.3.3CMOS門(mén)電路的重要技術(shù)參數(shù)第三章邏輯門(mén)電路3.7邏輯描述中的幾個(gè)問(wèn)題33.1邏輯門(mén)電路簡(jiǎn)介

3.1.1各種邏輯門(mén)電路系列簡(jiǎn)介門(mén)電路:實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。MOS型CMOS，NMOS，PMOS雙極型TTL，ECL混合型BiCMOS4數(shù)字電路目前的主流技術(shù)是CMOS。模擬電路可以用CMOS器件，也可以用Bipolar器件，也可以混用，因此對(duì)應(yīng)的工藝就是CMOS工藝，Bipolar工藝，和BiCMOS工藝。TTL是基于Bipolar工藝的集成電路，是應(yīng)用最早、技術(shù)比較成熟的集成電路，曾被廣泛使用，現(xiàn)已退出主導(dǎo)地位，目前主要應(yīng)用于教育或是中小規(guī)模數(shù)字電路。54000HC/HCTAHC/AHCTVDD=3~18V速度慢與TTL不兼容LVC典型VDD=5V速度加快與TTL兼容典型VDD=5V速度兩倍于HC與TTL兼容典型VDD=3.3V速度比AHC快功耗比AHC低部分典型CMOS邏輯系列ALVC典型VDD=2.5V速度是LVC的兩倍AUC，AUP典型VDD=1.8V速度更快功耗更低63.1.2開(kāi)關(guān)電路vO=VCCRVCCSvO=0RVCCS輸出邏輯1輸出邏輯0開(kāi)關(guān)S可用半導(dǎo)體三極管(BJT)，或MOS晶體管構(gòu)成。vIvI73.1邏輯門(mén)電路簡(jiǎn)介3.2基本CMOS邏輯門(mén)電路3.3.3CMOS門(mén)電路的重要技術(shù)參數(shù)第三章邏輯門(mén)電路3.7邏輯描述中的幾個(gè)問(wèn)題補(bǔ)充：半導(dǎo)體基礎(chǔ)知識(shí)半導(dǎo)體基礎(chǔ)知識(shí)（1）本征半導(dǎo)體：純凈的具有晶體結(jié)構(gòu)的半導(dǎo)體。常用：硅Si，鍺Ge兩種載流子摻雜半導(dǎo)體N型半導(dǎo)體多子：自由電子少子：空穴半導(dǎo)體基礎(chǔ)知識(shí)（2）摻雜半導(dǎo)體P型半導(dǎo)體多子：空穴少子：自由電子半導(dǎo)體基礎(chǔ)知識(shí)（3）PN結(jié)的形成空間電荷區(qū)（耗盡層）擴(kuò)散和漂移半導(dǎo)體基礎(chǔ)知識(shí)（4）PN結(jié)的單向?qū)щ娦酝饧诱螂妷篜N結(jié)的單向?qū)щ娦酝饧臃聪螂妷篜N結(jié)的伏安特性正向?qū)▍^(qū)反向截止區(qū)反向擊穿區(qū)K:波耳茲曼常數(shù)T:熱力學(xué)溫度q:電子電荷半導(dǎo)體基礎(chǔ)知識(shí)（5）163.2基本CMOS邏輯門(mén)電路

3.2.1

MOS管及其開(kāi)關(guān)特性N+N+SGDSiO2P型襯底(B)N溝道增強(qiáng)型MOS管的結(jié)構(gòu)GBSD符號(hào)簡(jiǎn)化畫(huà)法N溝道增強(qiáng)型MOS管的結(jié)構(gòu)和工作原理17N+N+SGD-+vGSP型襯底(B)vDS源漏間不導(dǎo)通，iD=0vGS≥VthnvGS↑iD↑N+N+SGD-+vGSP型襯底(B)開(kāi)啟電壓工作原理vGS<Vthn++vDS源漏間導(dǎo)通，有vDS

>0則iD>018輸入輸出特性截止區(qū)飽和區(qū)可變電阻區(qū)vDSOiDvDS=vGS-VthnvGS>VthnVthn>0輸出特性曲線(xiàn)vGS+-+-vDSiDDGSMOS管的共源接法VGS<Vthn時(shí)，D、S間不導(dǎo)通，沒(méi)有電流，MOS管處于截止區(qū)；VGS≥Vthn時(shí)，但VDS較小時(shí)，溝道電流隨VDS的增加而增加，MOS管處于可變電阻區(qū)；VGS≥Vthn時(shí)，VDS繼續(xù)增加到VDS=VGS-Vthn時(shí)，溝道電流不再增加，MOS管處于飽和區(qū)；19轉(zhuǎn)移特性曲線(xiàn)vGS+-+-vDSiDDGSMOS管的柵漏短接iDvGSvGS(th)NO轉(zhuǎn)移特性曲線(xiàn)MOS二極管20P+P+SGDSiO2N型襯底(B)P溝道增強(qiáng)型MOS管GBSDMOS管的符號(hào)P溝道增強(qiáng)型MOS管的結(jié)構(gòu)和工作原理簡(jiǎn)化畫(huà)法21vGS+-+-vDSiDDGSMOS管的共源接法vDSOiD輸出特性曲線(xiàn)VGS=-5V-4V-3V-2V輸入輸出特性iDvGSvthpO轉(zhuǎn)移特性曲線(xiàn)22MOS管的基本開(kāi)關(guān)電路vI+-+-vOiD+VDDRDDGS截止?fàn)顟B(tài)導(dǎo)通狀態(tài)MOS管相當(dāng)于一個(gè)由vGS控制的無(wú)觸點(diǎn)開(kāi)關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開(kāi)關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開(kāi)關(guān)“斷開(kāi)”輸出為高電平。當(dāng)輸入為低電平時(shí)：當(dāng)輸入為高電平時(shí)：23MOS管開(kāi)關(guān)電路的動(dòng)態(tài)特性vI+-+-vOiD+VDDRDDGS當(dāng)輸入電壓為高時(shí)，電路靜態(tài)功耗很大243.2.2

CMOS反相器設(shè)：TP和TN的開(kāi)啟電壓分別為VthP和VthN，當(dāng)vI=VIL=0時(shí)TP導(dǎo)通，TN截止，vO=VOH≈VDD當(dāng)vI=VIH=VDD時(shí)TP截止，TN導(dǎo)通，vO=VOL≈0VDDvOvITPTNGSDS靜態(tài)下無(wú)論VI是高電平還是低電平，TP和TN總有一個(gè)截止，而且截止電阻極高，所以通過(guò)TP和TN的靜態(tài)電流很小。因而COMS反相器的靜態(tài)功耗幾乎為零。25CMOS反相器的電壓傳輸特性TP和TN具有相同的RON和ROFF設(shè)：AB段TP導(dǎo)通，TN截止，vO=VOH≈VDDEF段TP截止，TN導(dǎo)通，vO=VOL≈0TP和TN均導(dǎo)通CD、BC、DE段VDDvOvITPTNGSDSvOOvIABEFVDD1/2VDDVthNVthPVDD/2VDDCD26CMOS反相器的電流傳輸特性AB段或EF段TP和TN總有一個(gè)截止，id≈0TP和TN均工作在飽和區(qū)，id最大CD段TP和TN一個(gè)工作在飽和區(qū)，一個(gè)工作在可變電阻區(qū)，id較大BC段或DE段CMOS反相器的靜態(tài)功耗幾乎為零。但是在狀態(tài)翻轉(zhuǎn)時(shí)會(huì)產(chǎn)生動(dòng)態(tài)功耗。27輸入邏輯電平vOOvIVDD輸入低電平范圍VIH(min)VDDVIL(max)輸入高電平范圍無(wú)定義區(qū)28輸出邏輯電平vOOvIVDD輸出低電平范圍VOH(min)VDDVIL(max)輸出高電平范圍VIH(min)VOL(max)無(wú)定義區(qū)VDDVOLVIHRLTNIOL輸出高電平等效電路VDDTPRLIOHVOHVIL輸出低電平等效電路29工作速度VDDvOvIGSDSCLTPTNiDPiDN負(fù)載電容充電VDDvI=0VCLvOiDPvI=VDDCLvOiDNvO負(fù)載電容放電303.2.3其他基本CMOS邏輯門(mén)電路與非門(mén)電路VDDABYTP2TP1TN1TN2ABTN1TP1TN2TP2Y00110101截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止導(dǎo)通截止導(dǎo)通導(dǎo)通截止導(dǎo)通截止111031或非門(mén)電路ABTN1TP1TN2TP2Y00110101截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止導(dǎo)通截止導(dǎo)通導(dǎo)通截止導(dǎo)通截止1110VDDABYTP2TP1TN1TN232異或門(mén)電路333.2.4

CMOS傳輸門(mén)TGCCvI/vOvO/vICCTPTNVDDvO/vIvI/vO設(shè)VTN=|VTP|=VTC和C是一對(duì)互補(bǔ)的控制信號(hào)34CMOS傳輸門(mén)工作原理CCTPTNVDDvOvIG1S1D1G2S2D2vGSN≤0<VTN,TN截止傳輸門(mén)斷開(kāi)，不能轉(zhuǎn)送信號(hào)vGSP≥0>VTP,TP截止當(dāng)C=0，C=VDDvi=0~+VDD35CCTPTNVDDvOvIG1S1D1G2S2D2vGSN

>

VTN,TN導(dǎo)通當(dāng)C=VDD，C=0vi=0~+(VDD-VT)時(shí)CMOS傳輸門(mén)工作原理vGSP

<

VTP,TP導(dǎo)通vi=+VT~+VDD時(shí)TN和TP至少一個(gè)導(dǎo)通，傳輸門(mén)導(dǎo)通36模擬開(kāi)關(guān)TGCvI/vOvO/vI1SWCvI/vOvO/vIOVTHNVDDviRON2（N溝道管）RON1（P溝道管）RTGRON1RON2RTGVTHP組成數(shù)據(jù)選擇器C=0TG1導(dǎo)通,TG2斷開(kāi)，L=XTG2導(dǎo)通,TG1斷開(kāi)，L=YC=1傳輸門(mén)的應(yīng)用1238CMOS三態(tài)門(mén)ENAF0010101×ZVDDFA1ENT3T4T1T21EN393.1邏輯門(mén)電路簡(jiǎn)介3.2基本CMOS邏輯門(mén)電路3.3.3CMOS門(mén)電路的重要技術(shù)參數(shù)第三章邏輯門(mén)電路3.7邏輯描述中的幾個(gè)問(wèn)題403.3.3

CMOS門(mén)電路的重要技術(shù)參數(shù)1.輸入和輸出的高低電平vOO關(guān)門(mén)區(qū)vI開(kāi)門(mén)區(qū)VHVOHminVOLmax轉(zhuǎn)換區(qū)VILmaxVIHminVLV*門(mén)電路的電壓傳輸特性（反相）高電平VH、低電平VL輸入高電平下限VIHmin輸入低電平上限VILmax輸出高電平下限VOHmin輸出低電平上限VOLma

轉(zhuǎn)換電平V*412.噪聲容限VNL=VILmax-VOLmaxVNH=VOHmin-VIHmin低電平噪聲容限高電平噪聲容限門(mén)電路1門(mén)電路2vOvI在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范圍。它表示門(mén)電路的抗干擾能力。423.傳輸延遲時(shí)間內(nèi)因載流子渡越時(shí)間，存儲(chǔ)效應(yīng)外因電容的充放電效應(yīng)半幅點(diǎn)tPHLtPLHvivo門(mén)電路延遲時(shí)間平均延遲時(shí)間傳輸延遲時(shí)間是表征門(mén)電路開(kāi)關(guān)速度的參數(shù)，它說(shuō)明門(mén)電路在輸入脈沖波形的作用下，其輸出波形相對(duì)于輸入波形延遲了多長(zhǎng)的時(shí)間。434.功耗靜態(tài)功耗門(mén)電路穩(wěn)定輸出某個(gè)邏輯電平時(shí)消耗的功率動(dòng)態(tài)功耗門(mén)電路在輸出電平由0變1、由1變0過(guò)程中所消耗的功率的平均值5.延時(shí)-功耗積電路的延時(shí)功耗積越小，它的性能越理想。446.扇入與扇出數(shù)扇出數(shù)：是指其在正常工作情況下，所能帶同類(lèi)門(mén)電路的最大數(shù)目。帶拉電流負(fù)載當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的拉電流將增加，會(huì)引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了負(fù)載門(mén)的個(gè)數(shù)。 高電平扇出數(shù):IOH:驅(qū)動(dòng)門(mén)的輸出端的高電平電流IIH:負(fù)載門(mén)的輸入電流帶灌電流負(fù)載當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加時(shí)，總的灌電流IOL將增加，同時(shí)也將引起輸出低電壓VOL的升高。當(dāng)輸出為低電平，并且保證不超過(guò)輸出低電平的上限值。IOL

：驅(qū)動(dòng)門(mén)的輸出端為低電平電流 IIL：負(fù)載門(mén)輸入端電流 低電平扇出數(shù):463.1邏輯門(mén)電路簡(jiǎn)介3.2基本CMOS邏輯門(mén)電路3.3.3CMOS門(mén)電路的重要技術(shù)參數(shù)第三章邏輯門(mén)電路3.7邏輯描述中的幾個(gè)問(wèn)題473.7邏輯描述中的幾個(gè)問(wèn)題

3.7.1正負(fù)邏輯問(wèn)題正邏輯：高電平-邏輯1，低電平-邏輯0負(fù)邏輯：高電平-邏輯0，低電平-邏輯1VAVBVL0v0v0v0v3v