第六章時(shí)序邏輯電路時(shí)序邏輯電路的分析與設(shè)計(jì)常用時(shí)序邏輯電路時(shí)序電路里面的競(jìng)爭(zhēng)-冒險(xiǎn)-----由組合邏輯電路和觸發(fā)器所構(gòu)成的復(fù)雜電路本章分析思路:和組合電路相同,重難點(diǎn)在于利用常用時(shí)序電路芯片設(shè)計(jì)時(shí)序電路6.1概述一、時(shí)序邏輯電路的特點(diǎn)功能上：任一時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，還與電路原來(lái)的狀態(tài)有關(guān)。例：串行加法器，兩個(gè)多位數(shù)從低位到高位逐位相加,加入存儲(chǔ)電路后,節(jié)省了多個(gè)加法器

2.電路結(jié)構(gòu)上①包含存儲(chǔ)電路和組合電路,存儲(chǔ)電路不可少②存儲(chǔ)器狀態(tài)必須反饋到組合電路輸入端,和輸入變量共同決定輸出二、時(shí)序電路的一般結(jié)構(gòu)形式與功能描述方法時(shí)序電路一般結(jié)構(gòu)框圖上述方框可以用三個(gè)方程組來(lái)描述：組合電路的最終輸出觸發(fā)器的輸入觸發(fā)器的次態(tài)輸出三、時(shí)序電路的分類(lèi)1.同步時(shí)序電路與異步時(shí)序電路同步：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘使用統(tǒng)一的clk,狀態(tài)變化發(fā)生在同一時(shí)刻異步：沒(méi)有統(tǒng)一的clk,觸發(fā)器狀態(tài)的變化有先有后2.米利型(Mealy)和穆?tīng)栃?Moore)Mealy型：Moore型：6.2時(shí)序電路的分析方法6.2.1同步時(shí)序電路的分析方法分析：找出給定時(shí)序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟:(三方程)①?gòu)慕o定電路寫(xiě)出存儲(chǔ)電路中每個(gè)觸發(fā)器的驅(qū)動(dòng)方程（輸入的邏輯式），得到整個(gè)電路的驅(qū)動(dòng)方程。②將驅(qū)動(dòng)方程代入觸發(fā)器的特性方程，得到狀態(tài)方程。③從給定電路寫(xiě)出輸出方程。例6.2.1：TTL電路,懸空為高三方程不能直觀表示其功能6.2.2時(shí)序電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時(shí)序圖一、狀態(tài)轉(zhuǎn)換表(此刻的次態(tài)作為下一刻的初態(tài))0000010001010001001100111000100101010111001100001111000100000100102010030110410005101061101700000111110000加入時(shí)鐘序列號(hào)注意:不能漏掉任何可能的輸入和現(xiàn)態(tài)的取值組合(111)二、狀態(tài)轉(zhuǎn)換圖(重中之重)將狀態(tài)轉(zhuǎn)換表轉(zhuǎn)換成直觀的圖.圓圈表示電路狀態(tài),箭頭表示轉(zhuǎn)換方向,箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值畫(huà)狀態(tài)轉(zhuǎn)換圖注意：（1）狀態(tài)轉(zhuǎn)換是現(xiàn)態(tài)到次態(tài)；（2）輸出是現(xiàn)態(tài)的函數(shù)，不是次態(tài)的函數(shù)；（3）只有當(dāng)時(shí)鐘脈沖的觸發(fā)沿到來(lái)時(shí)，相應(yīng)觸發(fā)器才會(huì)更新?tīng)顟B(tài)。四、時(shí)序圖(將狀態(tài)轉(zhuǎn)換表用時(shí)序形式直觀體現(xiàn))例題6.2.1的時(shí)序圖三、狀態(tài)機(jī)流程圖（StateMachineChart）類(lèi)似程序流程圖.本書(shū)中不采用（時(shí)序圖常用于異步時(shí)序邏輯電路）例6.2.3:(三方程+表圖)（4）列狀態(tài)轉(zhuǎn)換表：（5）狀態(tài)轉(zhuǎn)換圖00011011001/010/011/000/1111/100/001/010/0Y由此刻Q1,Q2決定,不是次態(tài)決定課堂練習(xí):6.3作業(yè)6.56.3若干常用的時(shí)序邏輯電路6.3.1寄存器和移位寄存器一、寄存器①用于寄存一組二值代碼，N位寄存器由N個(gè)觸發(fā)器組成，可存放一組N位二值代碼。比如4個(gè)觸發(fā)器構(gòu)成的寄存器，可以存儲(chǔ)4位二值代碼。②只要求其中每個(gè)觸發(fā)器可置1，置0。例：用維-阻觸發(fā)器結(jié)構(gòu)的74HC175并行輸入,并行輸出二、移位寄存器（代碼在寄存器中左/右移動(dòng)）具有存儲(chǔ)+移位功能當(dāng)串行輸入1011時(shí),Q3Q2Q1Q0=1011(初始為0)思考:實(shí)現(xiàn)并行串行?應(yīng)用領(lǐng)域：串并代碼轉(zhuǎn)換數(shù)據(jù)運(yùn)算（乘法，除法）數(shù)據(jù)預(yù)置四位并入-串出的左移寄存器初始狀態(tài)：設(shè)A3A2A1A0＝1011在存數(shù)脈沖作用下，Q3Q2Q1Q0＝1011。SDQ’QDQDQDQDA0A1A2A3RDCLR移位脈沖CP0串行輸出3210存數(shù)脈沖清零脈沖串行輸出Q’Q’Q’并入—串出數(shù)據(jù)的輸入利用SD實(shí)現(xiàn).當(dāng)存數(shù)脈沖到來(lái)時(shí),將A3A2A1A0=1011寫(xiě)入.先輸出最高位.器件實(shí)例：74LS194A，左/右移，并行輸入，保持，異步置零等功能R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入

SQ1類(lèi)似數(shù)據(jù)選擇器對(duì)照SQ1,可得特性表Q1Q2R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入由此可得74LS194特性表(記憶:從大到小,并行左右保)同理:對(duì)照SQ1,可得其他的式子:討論:并行和串行的比較并行每次傳輸一個(gè)字節(jié)串行:每次傳輸一個(gè)比特并口:PATA.PCI串口:SATA,PCIExpress,USB并行方式難以實(shí)現(xiàn)高速化，最高是ATA133Mbps.

串行esata可以可以達(dá)到3Gbps.USB3.0可達(dá)到4.8Gbps”USB一切”6.3.2計(jì)數(shù)器用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等分類(lèi)：按時(shí)鐘分：同步、異步

按計(jì)數(shù)容量分：二進(jìn)制、十進(jìn)制… 按計(jì)數(shù)過(guò)程中數(shù)字增減分：加、減和可逆 按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制、二-十進(jìn)制和 循環(huán)碼…

同步二進(jìn)制計(jì)數(shù)器①同步二進(jìn)制加法計(jì)數(shù)器原理：根據(jù)二進(jìn)制加法運(yùn)算規(guī)則：在多位二進(jìn)制數(shù)末位加1，若第i位以下皆為1時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，根據(jù)T觸發(fā)器的特性方程，第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：一、同步計(jì)數(shù)器4位二進(jìn)制同步加法計(jì)數(shù)器電路分析:(三方程+表圖)(1)驅(qū)動(dòng)方程:(2)狀態(tài)方程:(3)輸出方程:反饋控制的4位同步二進(jìn)制計(jì)數(shù)器計(jì)數(shù)順序電路狀態(tài)等效十進(jìn)制數(shù)進(jìn)位輸出計(jì)數(shù)順序電路狀態(tài)等效十進(jìn)制數(shù)進(jìn)位輸出Q3Q2Q1Q0Q3Q2Q1Q0000000091001901000110101010100200102011101111030011301211001204010040131101130501015014111014060110601511111517011170160000008100080(4)狀態(tài)轉(zhuǎn)換表(5)狀態(tài)轉(zhuǎn)換圖(6)時(shí)序圖該電路實(shí)際上是一個(gè)分頻器,Q0為2分頻,Q1為4分頻,Q2為8分頻,Q3為16分頻.同時(shí)也是一個(gè)16進(jìn)制計(jì)數(shù)器.4位同步二進(jìn)制計(jì)數(shù)器的另一種結(jié)構(gòu)形式

----------采用時(shí)鐘控制

見(jiàn)P283圖6.3.14,令T始終為1,則,四個(gè)T觸發(fā)器遇到各自時(shí)鐘就翻轉(zhuǎn)狀態(tài)轉(zhuǎn)換表和采用反饋控制的4位同步二進(jìn)制計(jì)數(shù)器一樣實(shí)際分頻器元器件：74161工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（但C=0）1111計(jì)數(shù)其中LD’預(yù)置數(shù)控制端,低電平有效,在時(shí)鐘信號(hào)到來(lái)時(shí),并行將D0~D3置數(shù)給Q0~Q3.,使電路的起始狀態(tài)不一定從0開(kāi)始.EP,ET為工作狀態(tài)控制端,11時(shí)開(kāi)始計(jì)數(shù)和74161類(lèi)似的元件74LS161(電路結(jié)構(gòu)不同,功能引角和74161完全相同)74LS162(同步置0方式,)74LS163(同步置0方式)同步置0:當(dāng)R’D=0,并不馬上置0,而是等待CLK信號(hào)到來(lái)后才置0.異步置0:一出現(xiàn)R’D=0,立即置0,不需等待CLK信號(hào)到來(lái)課堂練習(xí):6.15課后作業(yè):6.20②同步二進(jìn)制減法計(jì)數(shù)器原理：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，根據(jù)T觸發(fā)器特性方程，則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：減法計(jì)數(shù)器原理分析同加法器③同步加減計(jì)數(shù)器（單時(shí)鐘和雙時(shí)鐘）加/減計(jì)數(shù)器加/減計(jì)數(shù)結(jié)果加/減計(jì)數(shù)器計(jì)數(shù)結(jié)果兩種解決方案a.單時(shí)鐘方式加/減脈沖用同一輸入端，由加/減控制線的高低電平?jīng)Q定加/減器件實(shí)例：74LS191（用T觸發(fā)器）74LS191工作狀態(tài)X11X保持XX0X預(yù)置數(shù)(異步)010加計(jì)數(shù)011減計(jì)數(shù)LD’為異步預(yù)置數(shù)端,低電平有效S’為使能控制端,S’=1時(shí)電路保持U’/D為加減法計(jì)數(shù)器的選通端C/B是進(jìn)位/借位輸出端CLK0是串行時(shí)鐘輸出端全1為0,也就是在CLK1的下降沿.到來(lái),S’為0,并且C/B為1的時(shí)候才會(huì)出現(xiàn)低電平使能控制端74LS19174LS191功能表；b.雙時(shí)鐘方式器件實(shí)例：雙時(shí)鐘16進(jìn)制加/減計(jì)數(shù)器74LS193LD’為異步預(yù)置數(shù)端,低電平時(shí)，將D0~D3置數(shù)給Q0~Q3RD為使能控制端,RD

=1時(shí)候電路置0CLKU’/CLKD為加減法計(jì)數(shù)器的選通脈沖C’/B’是進(jìn)位/借位輸出端使能控制端雙時(shí)鐘采用脈沖選擇的方式控制加/減,比單時(shí)鐘采用電平控制的方式更加穩(wěn)定2.同步十進(jìn)制計(jì)數(shù)器①加法計(jì)數(shù)器

基本原理：在四位二進(jìn)制計(jì)數(shù)器基礎(chǔ)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。[分析方法和二進(jìn)制計(jì)數(shù)器類(lèi)似]從圖直觀看出,該電路能自啟動(dòng)狀態(tài)轉(zhuǎn)換圖器件實(shí)例：74160(同步預(yù)置數(shù)/異步清0/保持)工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)實(shí)際10進(jìn)制器件②減法計(jì)數(shù)器基本原理：對(duì)二進(jìn)制減法計(jì)數(shù)器進(jìn)行修改，在0000時(shí)減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計(jì)數(shù)就行了。能自啟動(dòng)③十進(jìn)制可逆計(jì)數(shù)器基本原理同十六進(jìn)制可逆計(jì)數(shù)器一致，不過(guò)電路只用到0000~1001的十個(gè)狀態(tài)實(shí)例器件單時(shí)鐘：74LS190,74LS168,CC4510雙時(shí)鐘：74LS192,CC40192二.異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器①異步二進(jìn)制加法計(jì)數(shù)器在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)(如右)Q0在CLK0的下降沿翻轉(zhuǎn),Q1在Q0的下降沿翻轉(zhuǎn)Q2在Q1的下降沿翻轉(zhuǎn)11翻轉(zhuǎn)②異步二進(jìn)制減法計(jì)數(shù)器在末位-1時(shí)，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時(shí)，向高位發(fā)出借位，使高位翻轉(zhuǎn),Q0在CLK0的下降沿翻轉(zhuǎn),Q1在Q0’的下降沿即Q0的上升沿翻轉(zhuǎn)Q2在Q1’的下降沿即Q1的上升沿翻轉(zhuǎn)2、異步十進(jìn)制加法計(jì)數(shù)器12345678910原理：在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過(guò)1010~1111這六個(gè)狀態(tài)器件實(shí)例：二－五－十進(jìn)制異步計(jì)數(shù)器74LS290二-五-十進(jìn)制74LS290利用FF0可以構(gòu)成二進(jìn)制利用FF0~FF3,同時(shí)將CLK1接到Q0點(diǎn),構(gòu)成十進(jìn)制當(dāng)去掉CLK0時(shí),利用CLK1與FF1~FF3構(gòu)成五進(jìn)制.其中Q2是在Q1的下降沿有效(1到0)循環(huán)順序?yàn)?Q3Q2Q1:000-001-010—011-100—000,為五進(jìn)制74LS290的外引腳圖、邏輯符號(hào)及邏輯功能74LS2902－5－10進(jìn)制計(jì)數(shù)器(a)外引腳圖(b)邏輯符號(hào)輸出Clk輸入異步置數(shù)空置屏蔽用74LS290基本工作方式（置9有更高優(yōu)先級(jí)）輸入輸出R01R02S91S92Clk0Clk1Q3Q2Q1Q0110×××清零11×0××清零××11××置9×0×0↓×二進(jìn)制（Q0輸出）0×0××↓五進(jìn)制（Q3Q2Q1）輸出0××0↓Q08421BCD碼（Q3Q2Q1Q0）×00×Q3↓5421BCD碼（Q0Q3Q2Q1）基本工作方式（1）二進(jìn)制計(jì)數(shù)：將計(jì)數(shù)脈沖由Clk0輸入，由Q0輸出二進(jìn)制計(jì)數(shù)器計(jì)數(shù)順序計(jì)數(shù)器狀態(tài)Clk0Q0001120返回基本工作方式（2）五進(jìn)制計(jì)數(shù)：將計(jì)數(shù)脈沖由Clk1輸入，由Q3、Q2、Q1輸出五進(jìn)制計(jì)數(shù)器計(jì)數(shù)順序計(jì)數(shù)器狀態(tài)Clk1Q3Q2Q1

000010012010301141005000基本工作方式（3）8421BCD碼十進(jìn)制計(jì)數(shù)：將Q0與Clk1相連,計(jì)數(shù)脈沖Clk由Clk0輸入（2×5）

8421BCD碼十進(jìn)制計(jì)數(shù)器計(jì)數(shù)計(jì)

數(shù)

器

狀

態(tài)順序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二進(jìn)制五進(jìn)制基本工作方式

（4）5421BCD碼十進(jìn)制計(jì)數(shù)：把Clk0和Q3相連，計(jì)數(shù)脈沖由Clk1輸入（5×2）5421BCD碼十進(jìn)制計(jì)數(shù)器計(jì)數(shù)計(jì)

數(shù)

器

狀

態(tài)順序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000應(yīng)用：構(gòu)成六進(jìn)制計(jì)數(shù)器六進(jìn)制計(jì)數(shù)器

先構(gòu)成8421BCD碼的10進(jìn)制計(jì)數(shù)器；再用脈沖反饋法，令R0A＝Q2、R0B＝Q1。當(dāng)計(jì)數(shù)器出現(xiàn)0110狀態(tài)時(shí)，計(jì)數(shù)器迅速?gòu)?fù)位到0000狀態(tài)，然后又開(kāi)始從0000狀態(tài)計(jì)數(shù)，從而實(shí)現(xiàn)0000～0101六進(jìn)制計(jì)數(shù)。應(yīng)用：74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器（需加與非門(mén)）七進(jìn)制計(jì)數(shù)器

先構(gòu)成8421BCD碼的10進(jìn)制計(jì)數(shù)器；再用脈沖反饋法，令R0B＝Q2Q1Q0實(shí)現(xiàn)。當(dāng)計(jì)數(shù)器出現(xiàn)0111狀態(tài)時(shí)，計(jì)數(shù)器迅速?gòu)?fù)位到0000狀態(tài)，然后又開(kāi)始從0000狀態(tài)計(jì)數(shù)，從而實(shí)現(xiàn)0000～0110七進(jìn)制計(jì)數(shù)。應(yīng)用：74LS290構(gòu)成七進(jìn)制計(jì)數(shù)器(不加與非門(mén))先構(gòu)成5421BCD碼的10進(jìn)制計(jì)數(shù)器；再用脈沖反饋法，令R0A＝Q2、R0B＝Q0實(shí)現(xiàn)。當(dāng)計(jì)數(shù)器（Q0Q3Q2Q1

）出現(xiàn)1010狀態(tài)時(shí)，計(jì)數(shù)器迅速?gòu)?fù)位到0000狀態(tài)，然后又開(kāi)始從0000狀態(tài)計(jì)數(shù)，從而實(shí)現(xiàn)0000～1001七進(jìn)制計(jì)數(shù)。3、異步與同步計(jì)數(shù)器的比較優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單可以不附加任何電路構(gòu)成其他進(jìn)制的計(jì)數(shù)器。（比如二-五-十計(jì)數(shù)器）缺點(diǎn)：工作頻率低（各時(shí)鐘之間存在先后關(guān)系，使得整個(gè)處理時(shí)間比較長(zhǎng)才能達(dá)到穩(wěn)定狀態(tài)）存在競(jìng)爭(zhēng)—冒險(xiǎn)（也是由于時(shí)鐘之間存在先后關(guān)系）三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制1.M<N原理：計(jì)數(shù)循環(huán)過(guò)程中設(shè)法跳過(guò)N－M個(gè)狀態(tài)。即N進(jìn)制計(jì)數(shù)器可構(gòu)成任意小于N的進(jìn)制計(jì)數(shù)器具體方法：異步置零法

同步置數(shù)法例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)例：將十進(jìn)制的74160接成六進(jìn)制計(jì)數(shù)器異步置零法思考:進(jìn)位輸出接Q2不接C?從0101一轉(zhuǎn)到0110,RD’就異步清0,并很快就隨著Q端置0而消失（10ns）,使得電路不可靠.改進(jìn):用SR鎖存器存儲(chǔ),在CLK為高電平期間保持Q’=0,處在一個(gè)穩(wěn)定狀態(tài),缺點(diǎn):置0信號(hào)時(shí)間太短（10ns）

，如果芯片復(fù)位（清0）較慢，則有可能還沒(méi)復(fù)位清0信號(hào)就已經(jīng)消失置數(shù)法

(a)置入0000(進(jìn)位輸出在Q2)

(b)置入1001(進(jìn)位輸出就是芯片上的進(jìn)位輸出C)(a)

(b)2.M>N（兩種情況）①M(fèi)可分解（M=N1×N2）先用前面的方法分別接成N1和N2兩個(gè)計(jì)數(shù)器。N1和N2間的連接有兩種方式：a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET）b.串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)例：用74160接成一百進(jìn)制

工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)74160為十進(jìn)制而100=10*10即用兩片10進(jìn)制就可直接完成例：用兩片74160接成一百進(jìn)制計(jì)數(shù)器并行進(jìn)位法串行進(jìn)位法在第1片計(jì)數(shù)到1001時(shí)候,C輸出1,第2片獲得一個(gè)低電平0,再來(lái)一個(gè)CLK則,第一片輸出0,第2片獲得一個(gè)高電平1,在這個(gè)過(guò)程中產(chǎn)生一個(gè)上升沿,使得第2片計(jì)數(shù)(特別留意反相器)②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’計(jì)數(shù)器(M’>M),而此計(jì)數(shù)器可構(gòu)成任意進(jìn)制小于M’的計(jì)數(shù)器然后再采用置零或置數(shù)的方法例：用74160接成二十九進(jìn)制

工作狀態(tài)X0XXX置0（異步）10XX預(yù)置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計(jì)數(shù)29為質(zhì)數(shù),不符合M=N1*N2思路：先設(shè)計(jì)一個(gè)100進(jìn)制計(jì)數(shù)器,然后以此為整體（看成一片計(jì)數(shù)器），構(gòu)成一個(gè)29進(jìn)制計(jì)數(shù)器并行進(jìn)位法100進(jìn)制然后在100的基礎(chǔ)上構(gòu)成29進(jìn)制整體置零（異步）整體置數(shù)（同步）可靠性差,結(jié)構(gòu)復(fù)雜可靠,簡(jiǎn)潔課堂練習(xí)：利用74LS160用各種方法構(gòu)成24進(jìn)制作業(yè)：6.21各種方法的比較整體預(yù)置數(shù)法：容易實(shí)現(xiàn)，可靠，進(jìn)位簡(jiǎn)單整體清0法：比較簡(jiǎn)單，不可靠，進(jìn)位麻煩一般預(yù)置數(shù)法：復(fù)雜，比較可靠一般清0法：復(fù)雜，不可靠。四、移位寄存器型計(jì)數(shù)器1.環(huán)形計(jì)數(shù)器2.扭環(huán)形計(jì)數(shù)器6.3.3、順序脈沖發(fā)生器（計(jì)數(shù)器總是順序讀數(shù)）例1，計(jì)數(shù)器+譯碼器→順序脈沖發(fā)生器A2A1A0=Q2Q1Q0計(jì)數(shù)到哪個(gè)狀態(tài),哪個(gè)狀態(tài)就譯碼輸出無(wú)計(jì)數(shù)考慮芯片延遲，使Q2Q1Q0穩(wěn)定后再輸出例2，計(jì)數(shù)器+數(shù)據(jù)選擇器→序列信號(hào)發(fā)生器 A2A1A0=Q2Q1Q0,在74LS161順序讀數(shù)時(shí)，74LS152依次將D0~D7讀出，發(fā)生的序列：000101116.3.4序列信號(hào)發(fā)生器（計(jì)數(shù)器總是順序讀數(shù)）6.4時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1同步時(shí)序邏輯電路的設(shè)計(jì)方法設(shè)計(jì)的一般步驟一、邏輯抽