第7章

智能儀器的設(shè)計(jì)與調(diào)試7.1智能儀器設(shè)計(jì)方法7.2智能儀器的硬件設(shè)計(jì)7.3智能儀器的軟件設(shè)計(jì)7.4智能儀器的調(diào)試方法7.5智能儀器常見故障診斷與處理7.6實(shí)訓(xùn)項(xiàng)目七——數(shù)字示波器的設(shè)計(jì) 7.1智能儀器設(shè)計(jì)方法

1.功能及技術(shù)指標(biāo)應(yīng)滿足要求

在智能儀器設(shè)計(jì)中，首先應(yīng)按照要求的儀器功能和技術(shù)指標(biāo)進(jìn)行總體設(shè)計(jì)。常見的儀器功能有：輸出功能（如顯示、打?。?、人機(jī)對(duì)話功能（如鍵盤的操作管理、屏幕的菜單選擇）、通信功能、出錯(cuò)和超限報(bào)警功能等。常見的技術(shù)指標(biāo)有：精度（如靈敏度、線性度、基本誤差以及環(huán)境參數(shù)對(duì)測量影響等）、被測參數(shù)的測量范圍、工作環(huán)境（如溫度、濕度、腐蝕性等）以及穩(wěn)定性（如連續(xù)工作時(shí)間）等。

2.具有高可靠性

可靠性就是儀器在規(guī)定條件下和規(guī)定時(shí)間內(nèi)，完成規(guī)定功能的能力。一般用年均無故障時(shí)間、故障率、失效率或平均壽命等指標(biāo)來表示。實(shí)踐證明，提高儀器可靠性的關(guān)鍵在于提高產(chǎn)品的可靠性設(shè)計(jì)水平。因此在設(shè)計(jì)階段必須充分考慮可靠性問題，在設(shè)計(jì)方案、元器件選擇、工藝過程以及維護(hù)性等方面予以全面的考慮，采用成熟的設(shè)計(jì)技術(shù)以及可靠性分析、試驗(yàn)技術(shù)，提高產(chǎn)品的固有可靠性。

3.便于操作和維護(hù)

在儀器設(shè)計(jì)過程中，應(yīng)考慮操作方便，盡量降低對(duì)操作人員的專業(yè)知識(shí)要求，以便產(chǎn)品的推廣應(yīng)用。儀器的控制開關(guān)或按鍵不宜太多、太復(fù)雜，操作程序應(yīng)簡單明了，輸入輸出用十進(jìn)制數(shù)表示，從而使操作者無需專門的訓(xùn)練，便能夠掌握儀器的使用方法。

智能儀器還應(yīng)有很好的可維護(hù)性，為此儀器結(jié)構(gòu)要規(guī)范化、模塊化，并配有現(xiàn)場故障診斷程序，一旦發(fā)生故障，就能保證有效地對(duì)故障定位，以便更換相應(yīng)的模塊，使儀器盡快地恢復(fù)正常運(yùn)行。

4.儀器工藝及造型設(shè)計(jì)要求

儀器工藝流程是影響可靠性的重要因素。要依據(jù)儀器工作環(huán)境條件是否需要防水、防塵、防爆，是否需要抗沖擊、抗振動(dòng)、抗腐蝕等要求設(shè)計(jì)工藝流程。儀器的造型設(shè)計(jì)也極為重要，總體結(jié)構(gòu)的安排、部件間的連接關(guān)系以及面板的美化等都必須認(rèn)真考慮，一般應(yīng)由結(jié)構(gòu)專業(yè)人員設(shè)計(jì)。7.1.1智能儀器的設(shè)計(jì)原則

1.從整體到局部（自頂向下）的設(shè)計(jì)原則

在硬件或軟件設(shè)計(jì)時(shí)，應(yīng)遵循從整體到局部也即自頂向下的設(shè)計(jì)原則。它把復(fù)雜的、難處理的問題分為若干個(gè)較簡單的、容易處理的問題，再逐個(gè)地加以解決。開始設(shè)計(jì)時(shí)，設(shè)計(jì)人員根據(jù)儀器功能和設(shè)計(jì)要求提出儀器設(shè)計(jì)的總?cè)蝿?wù)，然后將總?cè)蝿?wù)分解成若干個(gè)相互獨(dú)立的子任務(wù)。這些子任務(wù)再向下分，直到每個(gè)低級(jí)的子任務(wù)足夠簡單，可以直接而且容易實(shí)現(xiàn)為止。這些低級(jí)子任務(wù)可用模塊方法來實(shí)現(xiàn)，可以采用某些通用化的模塊（模件），也可作為單獨(dú)的實(shí)體進(jìn)行設(shè)計(jì)和調(diào)試，并對(duì)它們進(jìn)行各種試驗(yàn)和改進(jìn)，直至能夠以最低的難度和最高的可靠性組成高一級(jí)的模塊。子任務(wù)完成后，將所有模塊有機(jī)地集合起來，必要時(shí)做些調(diào)整，即可完成整體設(shè)計(jì)任務(wù)。

2.軟件、硬件協(xié)調(diào)原則

智能儀器的某些功能（如邏輯運(yùn)算、定時(shí)、濾波）既可通過硬件實(shí)現(xiàn)，也可通過軟件完成。硬件和軟件各有特點(diǎn)，使用硬件可以提高儀器的工作速度，減輕軟件編程任務(wù)。但儀器成本增加，結(jié)構(gòu)較復(fù)雜，出現(xiàn)故障的機(jī)會(huì)增多。以往人們?cè)谥悄軆x器設(shè)計(jì)中，過多地著眼于降低硬件成本，盡量“以軟代硬”。隨著LSI（LargeScaleIntegration）芯片功能增強(qiáng)、價(jià)格下降，這種情況正在發(fā)生著變化。哪些設(shè)計(jì)子任務(wù)應(yīng)該“以硬代軟”,哪些應(yīng)該“以軟代硬”，要根據(jù)系統(tǒng)的規(guī)模、功能、指標(biāo)和成本等因素綜合考慮。一般的原則是，如果儀器的生產(chǎn)批量較大，應(yīng)該盡可能壓縮硬件投入，用“以軟代硬”的辦法降低生產(chǎn)成本。此外，凡簡單的硬件電路能解決的問題不必用復(fù)雜的軟件取代；反之，簡單的軟件能完成的任務(wù)也不必去設(shè)計(jì)復(fù)雜的硬件。在具體的設(shè)計(jì)過程中，為了取得滿意的結(jié)果，硬件與軟件的劃分需要多次協(xié)調(diào)和仔細(xì)權(quán)衡。

3.開放式與組合化設(shè)計(jì)原則

在科學(xué)技術(shù)飛速發(fā)展的今天，設(shè)計(jì)智能儀器系統(tǒng)面臨三個(gè)突出的問題，即產(chǎn)品更新?lián)Q代快、市場競爭日趨激烈、如何滿足用戶不同層次和不斷變化的要求。針對(duì)上述問題，國外近年來在電子工業(yè)和計(jì)算機(jī)工業(yè)中推行一種“開放式系統(tǒng)”的設(shè)計(jì)思想。向未來的VLSI開放，在技術(shù)上兼顧今天和明天，既從當(dāng)前實(shí)際可能出發(fā)，又留下容納未來新技術(shù)機(jī)會(huì)的余地；向系統(tǒng)的不同配套檔次及用戶不斷變化的特殊要求開放。

設(shè)計(jì)“開放式系統(tǒng)”的具體方法是，基于國際上流行的工業(yè)標(biāo)準(zhǔn)微機(jī)總線結(jié)構(gòu)，針對(duì)不同的用戶系統(tǒng)要求，選用相應(yīng)的功能模塊組成用戶應(yīng)用系統(tǒng)。系統(tǒng)設(shè)計(jì)者將主要精力放在分析設(shè)計(jì)目標(biāo)、確定總體結(jié)構(gòu)、選擇系統(tǒng)配件、解決專用軟件的開發(fā)設(shè)計(jì)等方面，而不是放在功能模塊設(shè)計(jì)上。

開放式體系結(jié)構(gòu)和總線技術(shù)的發(fā)展，導(dǎo)致了工業(yè)測控系統(tǒng)采用組合化設(shè)計(jì)方法的流行，即針對(duì)不同的應(yīng)用系統(tǒng)要求，選用現(xiàn)成的硬件模塊和軟件進(jìn)行組合。組合化設(shè)計(jì)的基礎(chǔ)是軟件、硬件功能的模塊化。采用組合化設(shè)計(jì)有以下優(yōu)點(diǎn)：

（1）開發(fā)設(shè)計(jì)周期短。組合化設(shè)計(jì)采用成熟的軟件、硬件產(chǎn)品組合成系統(tǒng)，不需要進(jìn)行功能模塊的設(shè)計(jì)。因此，相對(duì)于傳統(tǒng)設(shè)計(jì)方法，設(shè)計(jì)簡便、設(shè)計(jì)周期短。

（2）結(jié)構(gòu)靈活，便于擴(kuò)充和更新。使用中，可根據(jù)需要更換一些模塊或進(jìn)行局部結(jié)構(gòu)改裝來滿足不斷變化的要求。

（3）維修方便快捷。功能模塊大量使用LSI和VLSI芯片，在出現(xiàn)故障時(shí)，只需要更換IC芯片或功能模塊，大大縮短了維修時(shí)間。

（4）成本低。儀器系統(tǒng)使用的功能模塊，一般為批量生產(chǎn)，成本低而且性能穩(wěn)定，因此組合成的系統(tǒng)成本也較低。7.1.2智能儀器的研制步驟

設(shè)計(jì)一臺(tái)智能儀器的一般過程如圖7-1所示，主要分為三個(gè)階段。第一階段，確定設(shè)計(jì)任務(wù)，并擬定設(shè)計(jì)方案；第二階段，硬件和軟件設(shè)計(jì)；第三階段，系統(tǒng)調(diào)試及性能測試。下面簡要介紹各階段的工作內(nèi)容和設(shè)計(jì)任務(wù)。圖7-1智能儀器設(shè)計(jì)的一般過程

1.確定設(shè)計(jì)任務(wù)、擬定設(shè)計(jì)方案

根據(jù)智能儀器最終要實(shí)現(xiàn)的目標(biāo)，編寫設(shè)計(jì)任務(wù)書。在設(shè)計(jì)任務(wù)書中，明確儀器應(yīng)該實(shí)現(xiàn)的功能、需要完成的測量任務(wù)；被測量的類型、變化范圍，輸入信號(hào)的通道數(shù)；測量速度、精度、分辨率、誤差；測量結(jié)果的輸出方式及顯示方式；輸出接口的設(shè)置，如通信接口、打印機(jī)接口等。另外，要考慮儀器的內(nèi)部結(jié)構(gòu)、外形尺寸、面板布置、研制成本、儀器的可靠性、可維護(hù)性及性能價(jià)格比等。

設(shè)計(jì)任務(wù)確定之后，就可以擬定設(shè)計(jì)方案。設(shè)計(jì)方案就是對(duì)設(shè)計(jì)任務(wù)的具體化。首先根據(jù)儀器應(yīng)該完成的功能、技術(shù)指標(biāo)等，提出幾種可能的方案，每個(gè)方案，應(yīng)包括儀器的工作原理、采用的技術(shù)、重要元器件的性能等；然后對(duì)各方案進(jìn)行可行性論證，包括對(duì)某些重要部分的理論分析、計(jì)算及必要的模擬實(shí)驗(yàn)；最后再兼顧各方面因素選擇其中之一作為儀器的設(shè)計(jì)方案。在確定儀器總體設(shè)計(jì)方案時(shí)，微處理器的選擇非常關(guān)鍵。微處理器是整個(gè)儀器的核心部分，應(yīng)該從功能和性價(jià)比等方面認(rèn)真考慮。

當(dāng)儀器總體方案和選用的微處理器種類確定之后，采用“自頂向下”的設(shè)計(jì)原則，把儀器劃分成若干個(gè)便于實(shí)現(xiàn)的功能模塊。儀器中有些功能模塊既可以用硬件實(shí)現(xiàn)，也可以用軟件實(shí)現(xiàn)，設(shè)計(jì)者應(yīng)該根據(jù)儀器的性能價(jià)格比、研制周期等因素對(duì)硬件和軟件的選擇做出合理安排。在對(duì)儀器硬件和軟件協(xié)調(diào)之后，作出儀器總體硬件功能框圖和軟件功能框圖。

2.硬件和軟件的設(shè)計(jì)

在設(shè)計(jì)過程中，硬件和軟件應(yīng)同步進(jìn)行。在設(shè)計(jì)硬件、研制功能模塊的同時(shí)，即著手進(jìn)行應(yīng)用程序的編制。硬件、軟件的設(shè)計(jì)工作要相互配合，充分發(fā)揮微機(jī)的特長，盡可能地縮短研制周期、提高設(shè)計(jì)質(zhì)量。

硬件設(shè)計(jì)的主要工作是根據(jù)儀器總體硬件框圖設(shè)計(jì)各單元電路（如輸入輸出通道、信號(hào)調(diào)理電路、主機(jī)電路、人機(jī)接口、通信接口等），并研制相應(yīng)的功能模塊。在功能模塊研制完成之后進(jìn)行組合與裝配，即按照硬件框圖將各功能模塊組合在一起，構(gòu)成儀器的硬件系統(tǒng)。

在硬件設(shè)計(jì)中還應(yīng)考慮其他方面的問題。應(yīng)考慮到將來會(huì)出現(xiàn)的修改和擴(kuò)展，硬件資源需留有足夠的余地；為了及時(shí)修復(fù)儀器出現(xiàn)的故障，需附加有關(guān)的監(jiān)測報(bào)警電路；在硬件設(shè)計(jì)時(shí)還需考慮硬件抗干擾措施和是否需要設(shè)置RAM的掉電保護(hù)措施等；繪制印制電路板時(shí)，需注意與機(jī)箱、面板的配合，接插件安排等問題。

3.系統(tǒng)調(diào)試和性能測試

在完成儀器系統(tǒng)硬件及軟件設(shè)計(jì)之后，需要進(jìn)行硬件及軟件的調(diào)試，硬件和軟件調(diào)試通過后還要進(jìn)行硬件和軟件的聯(lián)調(diào)。

在儀器硬件調(diào)試中，一部分硬件電路的調(diào)試可以采用某種信號(hào)作為激勵(lì)，通過檢查電路能否得到預(yù)期的響應(yīng)來檢測電路是否正常。但大多數(shù)硬件電路的調(diào)試需要微處理器的配合，通常采用的方法是編制一些小的調(diào)試程序，分別對(duì)各硬件單元電路的功能進(jìn)行檢查。而整機(jī)硬件功能需要通過總體軟件進(jìn)行調(diào)試。

軟件調(diào)試的方法是先對(duì)每一個(gè)功能模塊進(jìn)行調(diào)試，調(diào)試通過后，將各模塊連接起來進(jìn)行總調(diào)。由于智能儀器的軟件不同于一般的計(jì)算機(jī)管理軟件，它和儀器的硬件是一個(gè)密切相關(guān)的整體，因此只有在相應(yīng)的硬件系統(tǒng)中調(diào)試，才能最后證明其正確性。

硬件及軟件分別調(diào)試合格后，就要對(duì)硬件和軟件進(jìn)行聯(lián)合調(diào)試，即系統(tǒng)調(diào)試。系統(tǒng)調(diào)試通常利用微機(jī)開發(fā)系統(tǒng)來實(shí)現(xiàn)。系統(tǒng)調(diào)試中可能會(huì)遇到各種問題，若屬于硬件故障，應(yīng)修改硬件電路的設(shè)計(jì)；若屬于軟件問題，應(yīng)修改相應(yīng)程序；若屬于系統(tǒng)問題，則應(yīng)對(duì)硬件、軟件同時(shí)給以修改。如此往返，直至合格。

在系統(tǒng)調(diào)試中，還必須對(duì)設(shè)計(jì)所要求的全部功能及技術(shù)指標(biāo)進(jìn)行測試和評(píng)價(jià)，以確定儀器是否達(dá)到預(yù)定的設(shè)計(jì)目標(biāo)，若發(fā)現(xiàn)某一功能或指標(biāo)達(dá)不到要求，則應(yīng)修改硬件或軟件，并進(jìn)行重新調(diào)試直至滿意為止。

設(shè)計(jì)、研制一臺(tái)智能儀器大致需要經(jīng)過上述幾個(gè)階段，實(shí)際設(shè)計(jì)時(shí)，階段不一定要?jiǎng)澐值梅浅Ｇ宄?，視設(shè)計(jì)內(nèi)容的特點(diǎn)，有些階段的工作可以合并進(jìn)行。

7.2智能儀器的硬件設(shè)計(jì)

7.2.1硬件體系結(jié)構(gòu)的設(shè)計(jì)

智能儀器系統(tǒng)硬件體系結(jié)構(gòu)的選擇，主要是根據(jù)應(yīng)用系統(tǒng)的規(guī)模大小、控制功能性質(zhì)及其復(fù)雜程度、實(shí)時(shí)響應(yīng)速度及檢測控制精度等專項(xiàng)指標(biāo)和通用指標(biāo)決定。首先根據(jù)系統(tǒng)規(guī)模及可靠性要求考慮，對(duì)于普通要求規(guī)模較小的應(yīng)用系統(tǒng)，可采用單機(jī)系統(tǒng)；對(duì)于高可靠性系統(tǒng)，即使系統(tǒng)規(guī)模不大，但為了可靠，也常采用雙機(jī)系統(tǒng)。

1.單機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

用單片機(jī)進(jìn)行適當(dāng)?shù)臄U(kuò)充接口，即可滿足一般智能儀器的需要。單片機(jī)技術(shù)的發(fā)展，在許多方面都展示出它的優(yōu)越性。其優(yōu)越性主要表現(xiàn)在：芯片集成度高、可靠性高、芯片種類多，體積、質(zhì)量小。

單片機(jī)應(yīng)用系統(tǒng)中包括單片機(jī)系統(tǒng)、信號(hào)測量功能模塊、信號(hào)控制功能模塊、人機(jī)對(duì)話功能模塊和遠(yuǎn)程通信功能模塊。其中，單片機(jī)系統(tǒng)包括單片機(jī)基本系統(tǒng)和擴(kuò)展部分。單片機(jī)系統(tǒng)的擴(kuò)展包括存儲(chǔ)器擴(kuò)展和接口擴(kuò)展。

單片機(jī)應(yīng)用系統(tǒng)中的信號(hào)測量功能模塊，是測量對(duì)象與單片機(jī)相互聯(lián)系不可缺少的部分，不同傳感器輸出的信號(hào)，經(jīng)過放大、整形、轉(zhuǎn)換（電流—電壓轉(zhuǎn)換、?！獢?shù)轉(zhuǎn)換、頻率—電壓轉(zhuǎn)換）后輸入單片機(jī)，如果要進(jìn)行巡回檢測，還需在信號(hào)檢測部分裝多路選擇開關(guān)、多路放大器。若使用多個(gè)放大器，則各放大器應(yīng)放在多路選擇開關(guān)之前；若使用單個(gè)放大器，放大器應(yīng)放在多路選擇開關(guān)之后，詳見4.2.3節(jié)電路圖4-9和圖4-10所示。控制信號(hào)功能模塊是單片機(jī)與控制對(duì)象相互聯(lián)系的重要部分。信號(hào)控制功能模塊由單片機(jī)輸出的數(shù)字量、開關(guān)量或頻率量轉(zhuǎn)換（?！獢?shù)轉(zhuǎn)換、頻率—電壓轉(zhuǎn)換）后，再由各種驅(qū)動(dòng)回路來驅(qū)動(dòng)相應(yīng)執(zhí)行器實(shí)現(xiàn)控制功能。人機(jī)對(duì)話功能模塊包括鍵盤、顯示器（LED、LCD或CRT）、打印機(jī)及報(bào)警系統(tǒng)等部分。

為實(shí)現(xiàn)它與單片機(jī)的接口，采用專用接口芯片或通用串—并行接口芯片。遠(yuǎn)程通信功能模塊，擔(dān)負(fù)著單片機(jī)間信息交換的功能。在具有多個(gè)單片機(jī)的應(yīng)用系統(tǒng)中，各單片機(jī)有時(shí)相距很遠(yuǎn)，采用并行通信，投資成本會(huì)急劇增加，技術(shù)上也不能實(shí)現(xiàn)。采用串行通信方式時(shí)，可以用單片機(jī)的串行接口，也可以使用可編程串行接口芯片。距離較遠(yuǎn)時(shí)，還要增加調(diào)制解調(diào)器等。另外，傳感器、各功能模塊和單片機(jī)系統(tǒng)要統(tǒng)〖HJ2mm〗一考慮，軟、硬件要有幾套方案進(jìn)行比較，按經(jīng)濟(jì)、技術(shù)的要求從中選擇最佳方案。各功能模塊、單片機(jī)系統(tǒng)硬件電路要盡可能選用標(biāo)準(zhǔn)化器件，模塊化結(jié)構(gòu)的典型電路要留有余地，以備擴(kuò)展之用，盡可能采用集成電路，減少接插件相互間連線，降低成本，提高可靠性。此外，要切斷來自電源、傳感器、測量信號(hào)功能模塊、控制信號(hào)功能模塊部分的干擾。硬件、軟件設(shè)計(jì)要合理、可靠、抗干擾、模塊化等。

2.多微機(jī)系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

對(duì)于一些大型復(fù)雜的測控對(duì)象，用一臺(tái)微機(jī)無法實(shí)現(xiàn)復(fù)雜的任務(wù)及對(duì)眾多的對(duì)象進(jìn)行測控時(shí)，可組成多微機(jī)儀器系統(tǒng)或網(wǎng)絡(luò)化儀器系統(tǒng)。多微機(jī)系統(tǒng)具有速度快、性能/價(jià)格比高、系統(tǒng)可靠，易于擴(kuò)充和改進(jìn)等優(yōu)點(diǎn)。多微機(jī)系統(tǒng)從它們相互之間的聯(lián)系所達(dá)到的目的和要求，可以分為兩種類型，即計(jì)算機(jī)局域網(wǎng)和分布式（或集散式）微機(jī)測控系統(tǒng)。二者因地域分散的不同，應(yīng)用目的不同，導(dǎo)致在結(jié)構(gòu)設(shè)計(jì)上的差異。7.2.2器件的選擇

1.單片機(jī)芯片的選擇

微型計(jì)算機(jī)是智能儀器的核心器件，它對(duì)智能儀器的性能指標(biāo)影響很大。單片機(jī)品種多、特點(diǎn)突出、功能強(qiáng)、體積小、價(jià)格便宜，是專供嵌入式應(yīng)用的微型計(jì)算機(jī)。目前，我國的單片機(jī)應(yīng)用領(lǐng)域中8位機(jī)仍為主流，因此在選取智能儀器中的專用單片機(jī)芯片時(shí)MCS51系列仍是優(yōu)先考慮的機(jī)種。需要指出的是，隨著微控制器（MicroControllerUnit，MCU）及片上系統(tǒng)（SystemonChip，SoC）的推出，8位單片機(jī)的功能更強(qiáng)大，可供選擇的范圍也更大。

2.可編程邏輯器件

可編程邏輯器件（ProgrammableLogicDevice，PLD）包括可編程陣列邏輯（ProgrammableArrayLogicDevice，PAL）、通用陣列邏輯（GenericArrayLogicDevice，GAL）、現(xiàn)場可編程門陣列（FieldProgrammingGateArray，F(xiàn)PGA）以及復(fù)雜可編程邏輯器件（Complicated

ProgrammableLogicDevice，CPLD）等。可編程邏輯器件可以實(shí)現(xiàn)原來由眾多中、小規(guī)模集成電路芯片構(gòu)成的電路系統(tǒng)的功能，且可以重新定義邏輯功能、反復(fù)修改電路連接關(guān)系。具有集成度高、體積小、保密性強(qiáng)、便于系統(tǒng)調(diào)試、電路擴(kuò)充和修改方便等優(yōu)點(diǎn)，成為硬件系統(tǒng)（尤其是數(shù)字邏輯系統(tǒng)）發(fā)展的重要方向。

FPGA器件的集成度高，單片等效邏輯門數(shù)從1200門到幾萬門，甚至達(dá)到十幾萬門，并已形成系列化產(chǎn)品。在一片F(xiàn)PGA芯片內(nèi)，可以組成復(fù)雜的邏輯電路系統(tǒng)，代替幾十片、上百片現(xiàn)有的中、小規(guī)模集成電路（如74LS系列、CD4000系列）芯片。此外，F(xiàn)PGA應(yīng)用系統(tǒng)的整個(gè)設(shè)計(jì)過程均可采用最先進(jìn)的電子設(shè)計(jì)自動(dòng)化（ElectronicDesignAutomation，EDA）技術(shù)，一次性成功率很高。設(shè)計(jì)后可以在開發(fā)系統(tǒng)上仿真，反復(fù)進(jìn)行修改，反復(fù)使用。

FPGA內(nèi)部結(jié)構(gòu)類似門陣列，而邏輯功能的實(shí)現(xiàn)又與微處理器相仿，由程序驅(qū)動(dòng)。FPGA器件內(nèi)部大多不是簡單的邏輯門，而是可構(gòu)造單元，即可構(gòu)造的邏輯模塊。這些邏輯功能模塊由芯片內(nèi)部分布式構(gòu)造存儲(chǔ)器陣列單元中所存儲(chǔ)的構(gòu)造程序控制和驅(qū)動(dòng)。FPGA內(nèi)部的布線和布局可在現(xiàn)場完成，表現(xiàn)出很大的自由度和靈活性。

設(shè)計(jì)開發(fā)FPGA需要專門的開發(fā)系統(tǒng)。FPGA開發(fā)系統(tǒng)通常包括“邏輯設(shè)計(jì)”和“物理實(shí)現(xiàn)”兩大模塊。FPGA的開發(fā)過程在電路設(shè)計(jì)和版圖設(shè)計(jì)兩個(gè)階段交替進(jìn)行，可能要反復(fù)幾次才能完成。一般設(shè)計(jì)過程如下。

（1）設(shè)計(jì)輸入。此階段的任務(wù)是將所設(shè)計(jì)的電路功能和外部連接關(guān)系輸入到開發(fā)系統(tǒng)中?？梢暂斎肜秒娮泳€路設(shè)計(jì)CAD軟件（如AltiumDesigner）繪制的電路原理圖，也可以輸入用布爾方程描述的電路功能表達(dá)式，或用狀態(tài)機(jī)的語言描述。開發(fā)系統(tǒng)將這些輸入形式轉(zhuǎn)化成相應(yīng)的網(wǎng)表。目前，VHDL（VeryHighSpeedIntegratedCircuitHardware

Description

Language）在電子工程領(lǐng)域已成為事實(shí)上的通用硬件描述語言，主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，不僅含有許多具有硬件特征的語句，而且與計(jì)算機(jī)高級(jí)語言的描述風(fēng)格與句法十分類似。

（2）設(shè)計(jì)實(shí)現(xiàn)。此階段將已輸入的電路設(shè)計(jì)映射到FPGA中進(jìn)行布局和布線，產(chǎn)生構(gòu)造邏輯單元陣列所需的構(gòu)造數(shù)據(jù)位碼流。

（3）設(shè)計(jì)驗(yàn)證。此階段對(duì)所設(shè)計(jì)（已完成布局布線）的FPGA應(yīng)用系統(tǒng)進(jìn)行電路模擬驗(yàn)證。電路模擬包括功能模擬和時(shí)間模擬，功能模擬用于檢查邏輯設(shè)計(jì)的正確性，不提供時(shí)間信息；時(shí)間模擬則專門用來檢驗(yàn)所設(shè)計(jì)電路的工作速度。如果驗(yàn)證結(jié)果不滿足設(shè)計(jì)要求，需要進(jìn)一步修改電路設(shè)計(jì)，修改版圖的布局布線。除了上述設(shè)計(jì)驗(yàn)證之外，一般還需要在實(shí)際電路應(yīng)用中進(jìn)行實(shí)時(shí)驗(yàn)證。

3.數(shù)字信號(hào)處理器（DSP）

在數(shù)字通信、語音或圖像處理以及智能儀器等領(lǐng)域的信號(hào)處理中，常需要進(jìn)行數(shù)字濾波、FFT、相關(guān)、卷積等復(fù)雜運(yùn)算。如果用微型計(jì)算機(jī)軟件完成這類運(yùn)算，將占用微處理器大量時(shí)間，不能滿足實(shí)時(shí)處理的要求。由于此類運(yùn)算大都是由迭代式的乘法和加法運(yùn)算組合而成，人們?cè)O(shè)想用專門的數(shù)字電路來執(zhí)行此類運(yùn)算任務(wù)，逐漸開發(fā)了數(shù)字信號(hào)處理器（DigitalSignalProcessor，DSP）。智能儀器的實(shí)時(shí)信號(hào)處理能力對(duì)于許多應(yīng)用領(lǐng)域都是極為重要的，DSP芯片成為智能儀器的必然選擇。

選擇DSP芯片首先考慮的因素是DSP芯片的運(yùn)算速度。運(yùn)算量小可選用處理能力一般的DSP芯片，從而可以降低系統(tǒng)成本，運(yùn)算量大則必須選用處理能力強(qiáng)的DSP芯片，如果單個(gè)DSP芯片的處理能力達(dá)不到應(yīng)用系統(tǒng)的要求，還可采用多個(gè)DSP芯片并行處理。對(duì)DSP應(yīng)用系統(tǒng)的運(yùn)算量需根據(jù)所采用的處理方式估算。

其次考慮DSP芯片的硬件資源。DSP芯片的硬件資源包括RAM、ROM的數(shù)量，外部可擴(kuò)展的程序和數(shù)據(jù)存儲(chǔ)空間、總線接口、I/O接口等。不同的DSP芯片所提供的硬件資源是不盡相同的。

第三，根據(jù)需要選擇DSP芯片的運(yùn)算精度。一般定點(diǎn)DSP芯片的字長為16位（如TMS320系列），也有采用24位字長的定點(diǎn)DSP芯片（如Motorola公司的MC56001等）。浮點(diǎn)芯片的字長一般為32位，累加器為40位。

第四，DSP芯片的開發(fā)工具的選擇。沒有開發(fā)工具的支持，想要開發(fā)一個(gè)復(fù)雜的DSP應(yīng)用系統(tǒng)幾乎是不可能的。在選擇DSP芯片時(shí)，必須注意其開發(fā)工具的支持程度（包括軟件和硬件兩個(gè)方面）。

最后，再考慮DSP芯片的功耗。在某些DSP應(yīng)用場合，功耗是很敏感的問題，便攜式DSP設(shè)備、手持設(shè)備、野外應(yīng)用的DSP設(shè)備等都對(duì)功耗有特殊的要求。目前3.3V供電的低功耗高速DSP芯片已大量使用。

除以上重要因素之外，選擇DSP芯片還應(yīng)考慮封裝形式、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等。價(jià)格也是選擇DSP芯片時(shí)必須認(rèn)真考慮的。一般而言，定點(diǎn)DSP芯片的價(jià)格較便宜、功耗較低,但運(yùn)算精度稍差；浮點(diǎn)DSP芯片的優(yōu)點(diǎn)是運(yùn)算精度高，且C語言編程調(diào)試方便，但價(jià)格稍貴，功耗也較大。

DSP儀器系統(tǒng)的設(shè)計(jì)步驟如下：

（1）首先根據(jù)總體目標(biāo)，確定DSP應(yīng)用系統(tǒng)的性能指標(biāo)、信號(hào)處理的要求。通常用數(shù)據(jù)流程圖、數(shù)字運(yùn)算序列、正式的符號(hào)或自然語言等方式描述。

（2）采用高級(jí)語言進(jìn)行算法模擬。一般來說，為了實(shí)現(xiàn)系統(tǒng)的最終目標(biāo)，需要對(duì)輸入信號(hào)進(jìn)行適當(dāng)?shù)奶幚?。要得到最佳的系統(tǒng)性能，就必須確定最佳的處理方法，即數(shù)字信號(hào)處理的算法。算法模擬所用的輸入數(shù)據(jù)是實(shí)際信號(hào)經(jīng)采集而獲得的，通常以計(jì)算機(jī)文件的形式存儲(chǔ)為數(shù)據(jù)文件。有些算法模擬時(shí)所用的輸入數(shù)據(jù)并不一定要實(shí)際采集的信號(hào)數(shù)據(jù)，只要能夠驗(yàn)證算法的可行性，也可采用假設(shè)的數(shù)據(jù)進(jìn)行算法模擬。

（3）實(shí)時(shí)DSP應(yīng)用系統(tǒng)設(shè)計(jì)。實(shí)時(shí)DSP系統(tǒng)的設(shè)計(jì)包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩個(gè)方面。硬件設(shè)計(jì)首先要根據(jù)系統(tǒng)運(yùn)算量的大小、對(duì)運(yùn)算精度的要求、系統(tǒng)成本限制以及體積、功耗等要求選擇合適的DSP芯片，然后設(shè)計(jì)DSP芯片的外圍電路。軟件設(shè)計(jì)則主要根據(jù)系統(tǒng)要求和所選的DSP芯片編寫相應(yīng)的DSP程序。若系統(tǒng)運(yùn)算量不大且有高級(jí)語言編譯器支持，可以采用C語言編程。由于現(xiàn)有高級(jí)語言編譯器的效率還比不上手工編寫匯編語言的效率，因此在實(shí)際應(yīng)用系統(tǒng)中常采用高級(jí)語言和匯編語言混合的編程方法，即在算法運(yùn)算量大的地方，用匯編語言編程，而運(yùn)算量不大的地方則采用高級(jí)語言編程。這樣既縮短軟件開發(fā)周期，提高程序可讀性和可移植性，又能滿足系統(tǒng)實(shí)時(shí)運(yùn)算的要求。

（4）DSP應(yīng)用系統(tǒng)的硬件和軟件設(shè)計(jì)完成后，必須進(jìn)行硬件和軟件的調(diào)試。軟件調(diào)試一般借助于DSP開發(fā)工具，如軟件模擬器、DSP開發(fā)系統(tǒng)或仿真器等。調(diào)試DSP算法時(shí)，一般采用實(shí)時(shí)結(jié)果與算法模擬結(jié)果相比較的方法。如果實(shí)時(shí)程序和模擬程序的輸入相同，則兩者的輸出應(yīng)該一致。應(yīng)用系統(tǒng)的其他軟件可以根據(jù)實(shí)際情況進(jìn)行調(diào)試。硬件一般采用硬件仿真器進(jìn)行調(diào)試，如果沒有相應(yīng)的硬件仿真器，且硬件系統(tǒng)不是十分復(fù)雜，也可以借助于一般的工具進(jìn)行調(diào)試。

系統(tǒng)的軟件和硬件分別調(diào)試完成后，即可將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運(yùn)行。當(dāng)然，DSP系統(tǒng)的開發(fā)（尤其是軟件開發(fā)）是一個(gè)不斷修改、不斷完善的過程。雖然通過算法模擬基本上可以了解實(shí)時(shí)系統(tǒng)的性能，但實(shí)際中模擬環(huán)境不可能與實(shí)時(shí)系統(tǒng)的運(yùn)行環(huán)境完全一致，將模擬算法移植到實(shí)時(shí)系統(tǒng)時(shí)必須考慮算法是否能夠?qū)崟r(shí)運(yùn)行的問題。

4.專用集成電路芯片ASIC（ApplicationSpecificIC）

長期以來IC芯片都是通用的，如單片機(jī)芯片、各種存儲(chǔ)器、各種邏輯元件、各種A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器等。用戶只能根據(jù)手頭擁有的芯片的功能去設(shè)計(jì)自己的產(chǎn)品。這是由生產(chǎn)成本所決定的。因?yàn)橹挥写罅可a(chǎn)的芯片,其成本才可以降低，才會(huì)有好的經(jīng)濟(jì)效益。而由用戶定制的ASIC，則由于成本太高而很難得到推廣。近年來，由于LSI生產(chǎn)工藝的成熟、CAD技術(shù)的進(jìn)步，加之許多業(yè)已成熟的IC芯片如單片機(jī)芯片、存儲(chǔ)器、D/A轉(zhuǎn)換器等都可能用來充當(dāng)ASIC的基礎(chǔ)，使ASIC的經(jīng)濟(jì)效益日益提高，因此，ASIC在VLSI市場上的競爭已日趨激烈。有人預(yù)計(jì)今后將是ASIC的時(shí)代，IC市場將在很大程度上屬于那些能夠廉價(jià)而且迅速為用戶提供定制ASIC的公司。這種局面一旦形成，將使電子產(chǎn)品（包括智能儀器）的結(jié)構(gòu)更加緊湊、性能更加良好、保密性更強(qiáng)。

5.A/D轉(zhuǎn)換器

A/D轉(zhuǎn)換器是智能儀器的重要部件。A/D轉(zhuǎn)換器可根據(jù)工作方式、轉(zhuǎn)換速率、轉(zhuǎn)換精度等進(jìn)行分類。按工作原理不同，A/D轉(zhuǎn)換器有積分型和比較型兩大類。

積分型A/D轉(zhuǎn)換器的精度高、電路簡單，對(duì)元器件精度要求較低，容易制作成高位數(shù)A/D轉(zhuǎn)換器，成本低、售價(jià)低廉、噪聲小、溫漂也小，適用于一般工作控制用儀器儀表，便于實(shí)現(xiàn)十進(jìn)制數(shù)字輸出。但是轉(zhuǎn)換速率低，其轉(zhuǎn)換時(shí)間約在數(shù)百微秒到數(shù)百毫秒之間?？梢圆捎枚嘈狈e分技術(shù)和脈沖調(diào)寬技術(shù)進(jìn)行改進(jìn)，提高轉(zhuǎn)換速率，詳細(xì)內(nèi)容見本書5.2.2節(jié)所述。

第二大類是比較型A/D轉(zhuǎn)換器。比較型A/D轉(zhuǎn)換器元件的線路結(jié)構(gòu)龐雜，難以達(dá)到高位要求，常常需要多片級(jí)聯(lián)以滿足需要。在使用中，應(yīng)重視系統(tǒng)穩(wěn)定性、可靠性問題，尤其是在高采樣率和高轉(zhuǎn)換精度的場合，必須與系統(tǒng)或相關(guān)單元的動(dòng)態(tài)特性同步考慮。

反饋比較型A/D轉(zhuǎn)換器內(nèi)部含有一個(gè)由D/A轉(zhuǎn)換器構(gòu)成的反饋回路，在實(shí)際應(yīng)用時(shí)，為了保證轉(zhuǎn)換精度，在轉(zhuǎn)換器的輸入端應(yīng)連接S/H電路，轉(zhuǎn)換速率較快，多屬于中速轉(zhuǎn)換器。無反饋比較型A/D轉(zhuǎn)換器轉(zhuǎn)換速率最高，高速A/D轉(zhuǎn)換器幾乎都是無反饋比較型的，價(jià)格較高。

在選用A/D轉(zhuǎn)換器時(shí)，還要注意下述兩個(gè)方面的問題。

（1）含有A/D轉(zhuǎn)換器的單片機(jī)。現(xiàn)在許多高性能單片機(jī)內(nèi)擁有ADC功能部件，不用外接ADC專用器件也能獨(dú)立完成模/數(shù)轉(zhuǎn)換操作。例如，SiliconLab公司的CygnalC8051F系列單片機(jī)，內(nèi)置8~12位多通道ADC，1~2路12位DAC。把模/數(shù)轉(zhuǎn)換功能集成到單片機(jī)中，給儀器設(shè)計(jì)帶來了極大的方便，進(jìn)一步促進(jìn)了智能儀器小型化、高性能的發(fā)展。

（2）A/D轉(zhuǎn)換器內(nèi)含有模擬開關(guān)或采樣/保持器。為了使用方便，許多廠家都把模擬開關(guān)或采樣/保持器集成在A/D轉(zhuǎn)換器里面。A/D轉(zhuǎn)換器中含有采樣/保持器，可以保證A/D轉(zhuǎn)換期間采樣電壓值不變，從而減少孔徑誤差，大大提高A/D轉(zhuǎn)換器的精確度。例如，AD1674的管腳和功能與AD574/674完全兼容，其內(nèi)部增加了采樣/保持器，采樣頻率為100kHz，精度達(dá)到0.05%。此外，AD7821、AD9040、AD9034等大量A/D轉(zhuǎn)換器都內(nèi)含采樣/保持器。因此在選擇了內(nèi)有采樣/保持器的A/D轉(zhuǎn)換器時(shí)，外部電路就可以不必另設(shè)采樣/保持器。

7.2.3儀表中其他功能組件的設(shè)計(jì)

1.傳感器接口電路

具有以上特征的測量電路被稱為傳感器接口電路。傳感器接口電路一般應(yīng)達(dá)到如下要求：

（1）可提高傳感器和接口電路整體工作效率。

（2）具有一定的信號(hào)處理能力（如半導(dǎo)體熱敏電阻接口電路具有引線補(bǔ)償功能）。

（3）能夠提供傳感器所需要的驅(qū)動(dòng)信號(hào)源。若按輸出信號(hào)劃分，傳感器可分為電參數(shù)傳感器和電量傳感器。電量傳感器輸出電壓、電流、電荷等電量，壓電傳感器、光電傳感器等即屬此類。電阻、電容、電感、互感等傳感器需外加驅(qū)動(dòng)信號(hào)源才能工作，屬于電參數(shù)傳感器。

（4）有較完善的抗干擾和抗高壓沖擊保護(hù)機(jī)制。這種機(jī)制包括輸入端的保護(hù)、前后級(jí)電路的隔離、模擬和數(shù)字濾波等?，F(xiàn)有的許多傳感器接口電路將某項(xiàng)信號(hào)處理功能，甚至幾項(xiàng)功能全部集成到一個(gè)芯片中（有些甚至將微處理器等集成到一個(gè)芯片），或者針對(duì)某種傳感器的特點(diǎn)和對(duì)信號(hào)處理的要求設(shè)計(jì)專門的集成電路。傳感器接口集成電路的出現(xiàn)，將簡化智能儀器的設(shè)計(jì)與制造，提高測量精度和智能儀器的整體性能。

2.信號(hào)處理電路

信號(hào)處理電路的任務(wù)是對(duì)電信號(hào)進(jìn)行各種加工處理，如信號(hào)的放大和濾波、信號(hào)之間的運(yùn)算、信號(hào)特征的恢復(fù)、噪聲和干擾抑制等。信號(hào)處理電路之中的一大類是信號(hào)比較電路以及由比較電路所構(gòu)成的功能更多、更復(fù)雜的電路。

運(yùn)算放大器是任何測量儀器都不可缺少的基本電路，需要根據(jù)儀器功能和技術(shù)指標(biāo)要求選用不同的運(yùn)算放大器。目前有適合于各種用途和性能要求的集成運(yùn)算放大器，如非線性放大器、程控放大器、差動(dòng)放大器、微功耗放大器等。最適合某種場合應(yīng)用的放大器大都采用有某種特色的運(yùn)算放大器或?qū)ｉT設(shè)計(jì)的放大器芯片。選擇適用的運(yùn)算放大器需具備相關(guān)的電路知識(shí)，熟悉運(yùn)算放大器的直流和交流主要參數(shù)。

運(yùn)算放大器的直流參數(shù)主要有10項(xiàng)，分別是：輸入失調(diào)電壓、輸入失調(diào)電壓的溫度系數(shù)、輸入偏置電流、輸入失調(diào)電流、差模開環(huán)直流電壓增益、共模抑制比、電源電壓抑制比、輸出峰峰值、最大共模輸出電壓、最大差模輸入電壓。

運(yùn)算放大器的交流參數(shù)主要有9項(xiàng)，分別是：開環(huán)帶寬、單位增益帶寬、轉(zhuǎn)換速率（也稱電壓擺率）、全功率帶寬、建立時(shí)間、等效輸入噪聲電壓、差模輸入阻抗、共模輸入阻抗、輸出阻抗。

通常所說的“最高速度”和“最高精度”，是運(yùn)算放大器的兩個(gè)極端特性。高速運(yùn)算放大器以轉(zhuǎn)換速率高、建立時(shí)間短和頻帶寬為特征?？焖俳r(shí)間對(duì)緩沖器、DAC和多路轉(zhuǎn)換器中的快速變化或模擬信號(hào)切換等應(yīng)用特別重要；寬小信號(hào)頻帶在前置放大和處理寬頻帶交流小信號(hào)應(yīng)用中非常重要；高轉(zhuǎn)換速率與快速建立時(shí)間相關(guān)，對(duì)處理大幅度交流信號(hào)非常有意義。一般來說，最精密的單片運(yùn)算放大器應(yīng)具有如下特性：

（1）極低的失調(diào)電壓（不作調(diào)整）、極低的溫度漂移、極高的開環(huán)增益（作為積分器和高增益放大器具有最高精度）和極高的共模抑制比。

（2）低偏置電流和高輸入阻抗。這類放大器使用具有高輸入阻抗和低漏電電流的結(jié)型場效應(yīng)晶體管（JFET），適用于測量小電流或含高阻抗的信號(hào)，其應(yīng)用范圍從通用的高阻抗電路到積分器、電流—電壓轉(zhuǎn)換器、對(duì)數(shù)函數(shù)發(fā)生器以及用于高阻抗傳感器的測量電路（如光電倍增管、火焰檢測器、PH計(jì)和輻射檢測器等）。

（3）高精度。由于低失調(diào)和漂移電壓、低電壓噪聲、高開環(huán)增益和高共模抑制比（CMR）而獲得很高的精度。此類放大器用于高精度儀器、低電平傳感器電路、精密電壓比較和阻抗變換等。

3.鍵盤和顯示器的設(shè)計(jì)

鍵盤是智能儀器的重要組成部分。根據(jù)儀表的功能要求，可采用矩陣式非編碼鍵盤，也可采用專用芯片的編碼鍵盤。鍵盤都是由一些按鍵開關(guān)組成，鍵盤的規(guī)模取決于儀表的功能，功能越多規(guī)模越大。

顯示器是智能儀器的主要輸出設(shè)備。常用的顯示器有兩種形式，即發(fā)光二極管顯示器LED和液晶顯示器LCD。LCD器件的功耗低，常用于電池供電的便攜式智能儀器中，但它的亮度不如LED。這兩種顯示器都有7段字符型顯示器和點(diǎn)陣式顯示器。7段字符顯示器的控制電路簡單、價(jià)格便宜，但只能顯示十進(jìn)制數(shù)字和少量的英文字母和符號(hào)，主要用于簡單的測量結(jié)果和運(yùn)算結(jié)果的輸出。點(diǎn)陣式顯示器能顯示全部數(shù)字、英文字母、測量用的各種符號(hào)，甚至還可顯示漢字。它一般用在較復(fù)雜的智能儀器中，除了用來顯示測量結(jié)果、運(yùn)算結(jié)果之外，還可實(shí)現(xiàn)人機(jī)對(duì)話，顯示用戶的手工編程以及操作過程，比前者有更大的優(yōu)越性。但其控制電路較復(fù)雜，價(jià)格較貴。7.2.4電源及功耗設(shè)計(jì)

1.精密電源

許多智能儀器需要為傳感器提供精密的直流和交流電壓源或電流源，在不少測量中還需要諸如階梯波或鋸齒波等特殊波形的信號(hào)源。信號(hào)源精度和穩(wěn)定性通常是由精密基準(zhǔn)電壓源保證的。精密基準(zhǔn)電壓源最重要的技術(shù)指標(biāo)是電壓溫度系數(shù)，它表示溫度變化引起的輸出電壓漂移量（亦稱溫漂）。表7-1

LM399的主要電參數(shù)圖7-2

精密基準(zhǔn)電壓源LM399圖7-3非標(biāo)準(zhǔn)值基準(zhǔn)電壓源

2.低功耗設(shè)計(jì)

實(shí)際上，節(jié)能是全球化的熱潮，如計(jì)算機(jī)里的許多芯片原來用5V供電，現(xiàn)在用3.3V、1.8V，并提出了綠色電器的概念。很多廠商注重儀器的低功耗問題，有些工業(yè)儀表已改用電池供電，這種儀表可5年甚至10年不更換電池，不用維護(hù)，免除了工廠停產(chǎn)檢修儀表的麻煩。因此，智能儀表的低功耗技術(shù)是設(shè)計(jì)中不可忽視的重要內(nèi)容。要降低整個(gè)系統(tǒng)的功耗，必須從系統(tǒng)中的各個(gè)環(huán)節(jié)抓起。硬件電路低功耗設(shè)計(jì)要點(diǎn)如下：

（1）選用節(jié)能的微處理器。同樣的工作狀態(tài)，電源電壓不同，功耗是非線性增加的。

（2）盡量選用CMOS集成電路。CMOS電路的最大優(yōu)點(diǎn)是微功耗（靜態(tài)功耗幾乎為零），其次優(yōu)點(diǎn)是輸出邏輯電平擺幅大，抗干擾能力強(qiáng)，工作溫度范圍寬。

（3）采用電池低電壓供電。系統(tǒng)功耗和系統(tǒng)電源電壓存在一定的函數(shù)關(guān)系。電源電壓越高，系統(tǒng)功耗越大。

（4）盡量使用高速低頻工作方式。

CMOS集成電路的靜態(tài)功耗幾乎為零，僅在邏輯狀態(tài)發(fā)生轉(zhuǎn)換期間，電路有電流流過。它的動(dòng)態(tài)功耗和邏輯轉(zhuǎn)換頻率成正比，和電路的邏輯狀態(tài)轉(zhuǎn)換時(shí)間成反比，因此，CMOS集成電路從降低功耗的角度上來說應(yīng)當(dāng)快速轉(zhuǎn)換、低頻率地工作。

（5）充分利用微控制器上集成的功能。微控制器已經(jīng)將許多硬件集成到一塊芯片中，使用這些功能比用擴(kuò)展方式擴(kuò)展外圍電路要有效得多，單片化的成本比使用擴(kuò)展方式低，而且性能更好。如外圍器件的驅(qū)動(dòng)電壓很難降低到微處理器芯片的水平，微處理器可以降到1.8V，外圍電路降到3V恐怕有相當(dāng)多的芯片就會(huì)工作不穩(wěn)定，而微控制器內(nèi)部集成的硬件卻可以有更好的電壓適應(yīng)能力。

（6）選用低功耗高效率的外圍器件和電路。在必須選擇使用某些外圍器件時(shí)，盡可能選擇低功耗、低電壓、高效率的外圍器件，如LCD液晶顯示器、EEPROM等。此外，盡量選用低功耗、高效率的電路形式。低功耗電路以低功耗為主要技術(shù)指標(biāo)，它不盲目追求高速度和大的驅(qū)動(dòng)能力，以滿足要求為限度，因而電路的工作電流都較小。

（7）妥善處理芯片閑置引腳。CMOS電路是電壓控制器件，它的輸入阻抗很高。如果輸入引腳浮空，在輸入引腳上很容易積累電荷，產(chǎn)生較大的感應(yīng)電動(dòng)勢。由于CMOS輸入端都有保護(hù)電路，雖然感應(yīng)電動(dòng)勢不會(huì)損壞器件，但很容易使輸入引腳電位處于過渡區(qū)域。這時(shí)反相器P溝道和N溝道兩個(gè)場效應(yīng)管均處于導(dǎo)通狀態(tài)，使電路功耗大大增加。因而CMOS電路的輸入引腳不能浮空。7.2.5硬件中的抗干擾技術(shù)

1.干擾及干擾的抑制

干擾的形成必須具備三個(gè)條件，即干擾源、傳輸或耦合的通道以及對(duì)干擾問題敏感的接收電路。為了解決智能儀器的抗干擾問題，首先必須找出干擾的來源以及干擾竄入系統(tǒng)的途徑，然后采取相應(yīng)的對(duì)策，抑制或消除干擾。

1）干擾的來源

產(chǎn)生干擾的原因十分復(fù)雜，有時(shí)很難查找。歸納起來主要有以下幾種情況：

（1）自然因素。如宇宙射線、太陽黑子、雷電等導(dǎo)致的干擾。

（2）周圍設(shè)備。如動(dòng)力線路中的火花與電??；汽車的點(diǎn)火裝置；各種電機(jī)、電氣設(shè)備的接通與斷開引起的電網(wǎng)沖擊；高頻設(shè)備、可控硅設(shè)備引起的電源波形畸變；電磁場發(fā)射、靜電干擾等。

（3）元器件物理性質(zhì)。如分布電容、熱噪聲、散粒噪聲等引起的干擾。

（4）結(jié)構(gòu)設(shè)計(jì)不合理。如印刷板布線不合理、元器件布設(shè)位置不當(dāng)?shù)纫鸬母蓴_。

2）干擾的耦合方式

干擾的耦合方式一般可以歸納為以下幾種：

（1）傳導(dǎo)耦合。干擾通過導(dǎo)線進(jìn)入電路，稱為傳導(dǎo)耦合。電源線、輸入輸出線等都有可能將干擾引入儀器。例如，由交流電源進(jìn)線引入的高頻干擾，其頻帶甚寬，這種高頻成分的干擾信號(hào)是在電網(wǎng)中大的負(fù)載切換時(shí)產(chǎn)生的。當(dāng)電網(wǎng)中有大的感性負(fù)荷或可控硅切換時(shí)，便會(huì)產(chǎn)生瞬時(shí)電壓，引起電網(wǎng)電壓波形的畸變，如圖7-4所示。這一干擾電壓主要將沿著電源引入線→變壓器→儀器系統(tǒng)→大地→負(fù)載突變處的途徑傳播。圖7-4

負(fù)載切換引起的電網(wǎng)電壓畸變示意圖

（2）公共阻抗耦合。在智能儀器中，電路各部分之間經(jīng)常是共用電源和地線的。這樣，電源和地線的阻抗就成了各部分之間的公共阻抗，當(dāng)某部分的電流經(jīng)過公共阻抗時(shí)，阻抗的壓降就成了其他部分的干擾信號(hào)。圖7-5是電源內(nèi)阻引起干擾的示意圖，儀器N個(gè)電路共用一個(gè)電源，因內(nèi)阻抗和線路阻抗的影響，電路N中電流的任何變化均會(huì)影響電路1~N-1的工作。圖7-6是公共地線阻抗耦合干擾信號(hào)的示意圖。圖中（a）、（b）兩種情況下，兩部分電路的信號(hào)變化會(huì)互相干擾，（c）中的接地措施則可避免這種干擾。圖7-5

公共電源內(nèi)阻耦合干擾圖7-6

公共地線阻抗耦合的情況

（3）靜電耦合。在系統(tǒng)內(nèi)部，元件之間、元件和導(dǎo)線之間等，均存在著分布電容。各種干擾信號(hào)很容易通過分布電容進(jìn)行傳遞，這也稱為靜電耦合。圖7-7是兩根平行導(dǎo)線之間的靜電耦合情況。圖7-7

兩根平行導(dǎo)線之間的靜電耦合

圖中1號(hào)導(dǎo)線對(duì)2號(hào)導(dǎo)線有分布電容C12存在，兩根導(dǎo)線對(duì)地分別有C1g和C2g存在。如果1號(hào)導(dǎo)線上有干擾源V1存在，則2號(hào)導(dǎo)線上出現(xiàn)的干擾電壓為（7—1）當(dāng)連至2號(hào)導(dǎo)線上的電阻R滿足下述條件(7—2)則式（7-1）可簡化為(7—3)

從上式可以看出，

越大，VN越大；R越大，VN越大；C12越大，VN越大。

（4）電磁耦合

電磁耦合是通過電路之間的互感耦合的。對(duì)圖7-8所示的兩條平行線，他們之間的互感M可以用下式表示：(7—4)(7—5)圖7-8兩條平行導(dǎo)線線路圖7-9M耦合示意圖(7—7)

3）干擾的抑制

要消除干擾，只要能夠去掉形成干擾的三個(gè)基本條件之一即可。首先是清除或抑制干擾源，這是最積極、主動(dòng)的措施。內(nèi)部干擾源可以通過合理的電氣設(shè)計(jì)在一定程度上予以消除；外部干擾源有的可以采取措施予以抑制或消除，例如各種電接點(diǎn)在通斷時(shí)產(chǎn)生的電火花是較強(qiáng)的干擾源，可以采取觸點(diǎn)消弧來抑制干擾，也可以在觸點(diǎn)上并接消弧電容等。但是有些外部干擾源是難以消除甚至是不可能消除的，例如儀表以外的其他用電設(shè)備、雷電等造成的干擾。所以，可以認(rèn)為干擾源一般總是存在的，只能從其他方面采取措施來解決。其次對(duì)于接收干擾敏感單元，雖然可以在設(shè)計(jì)時(shí)從元器件的選取、電路的布置、適當(dāng)改變放大器的輸入阻抗、采取一定的負(fù)反饋或選頻技術(shù)等加以改善，但回旋余地也不大，因?yàn)橐话悴荒転榱丝垢蓴_而改變系統(tǒng)的工作原理或降低系統(tǒng)的靈敏度。第三是破壞干擾的傳輸通道，抗干擾的主要工作是圍繞這一部分展開的。

值得注意的是，不管采用什么樣的措施或者多個(gè)措施，要想在一個(gè)系統(tǒng)中完全消除干擾是不可能的，只能盡量去減少干擾，保證系統(tǒng)的正常工作。只要不影響系統(tǒng)的正常工作及所要求的測量控制精度，就不必過于苛求。因此，下面將要討論的各種抗干擾技術(shù)，并不是每一個(gè)系統(tǒng)都需要，更不是一個(gè)系統(tǒng)同時(shí)采用這些抗干擾措施，而是根據(jù)系統(tǒng)的具體情況，選用其中的一種或幾種。

2.智能儀器抗干擾實(shí)用技術(shù)

1）供電系統(tǒng)的抗干擾措施

目前，大部分智能儀器采用交流市電（220V，50Hz）供電。單片機(jī)應(yīng)用系統(tǒng)中最重要并且危害最嚴(yán)重的干擾來源于電源的污染。隨著大工業(yè)迅速發(fā)展，電源污染問題日趨嚴(yán)重。理論分析和實(shí)踐表明，由電源引入的干擾頻率范圍從近似直流一直可達(dá)1000MHz，因此，要完全抑制這樣寬頻率范圍的干擾，只采取單一措施是很難實(shí)現(xiàn)的，可以采取多種抗干擾措施結(jié)合的方法來抑制干擾。通常，電源干擾有過壓、欠壓、浪涌、下陷、尖峰電壓和射頻干擾等。圖7-10

單片機(jī)系統(tǒng)的抗干擾供電配置

（1）采用交流穩(wěn)壓器。對(duì)于功率不大的智能儀器，為了抑制電網(wǎng)電壓波動(dòng)的影響，可在供電回路中設(shè)置交流穩(wěn)壓器。交流穩(wěn)壓器用來保證供電的穩(wěn)定性，防止電源系統(tǒng)的過電壓與欠電壓，有利于提高整個(gè)系統(tǒng)的可靠性。

（2）采用隔離變壓器?？紤]到高頻噪聲通過變壓器主要不是靠初、次級(jí)線圈的互感耦合，而是由初、次級(jí)間寄生電容耦合造成的。因此，隔離變壓器的初級(jí)和次級(jí)之間均用屏蔽層隔離，減少其分布電容，以提高抗共模干擾的能力。

（3）低通濾波器。由諧波頻譜分析可知，電源系統(tǒng)的干擾源大部分是高次諧波，因此采用低通濾波讓50Hz市電基波通過，濾去高次諧波，以改善電源波形。在低壓下，當(dāng)濾波電路載有大電流時(shí)，宜采用小電感和大電容構(gòu)成濾波網(wǎng)絡(luò)；當(dāng)濾波電路處于高電壓下工作時(shí)，則應(yīng)采用小電容和允許的最大電感構(gòu)成的濾波網(wǎng)絡(luò)。

在整流電路之后可采用圖7-11所示的雙T濾波器，以消除50Hz工頻干擾，其優(yōu)點(diǎn)是結(jié)構(gòu)簡單，對(duì)固定頻率的干擾濾波效果好，其頻率特性為圖7-11

（4）采用分散獨(dú)立功能塊供電

在由多模塊構(gòu)成的智能儀器中，廣泛采用獨(dú)立功能塊單獨(dú)供電的方法，即在每塊系統(tǒng)功能模塊上用三端穩(wěn)壓集成塊，如7805，7905，7812，7912等組成穩(wěn)壓電源。每個(gè)功能塊單獨(dú)對(duì)電壓過載進(jìn)行保護(hù)，不會(huì)因某塊穩(wěn)壓電源故障而使整個(gè)系統(tǒng)破壞，而且也減少了公共阻抗的相互耦合以及和公共電源的相互耦合，大大提高了供電的可靠性，也有利于電源散熱。

（5）采用高抗干擾穩(wěn)壓電源及干擾抑制器

在電源配置中還可以采取下列措施：

①利用反激變換器的開關(guān)穩(wěn)壓電源

這是利用變換器的儲(chǔ)能作用，在反激時(shí)把輸入的干擾信號(hào)抑制掉；

②采用頻譜均衡法原理制成的干擾抑制器

這種干擾抑制器可以把干擾的瞬變能量轉(zhuǎn)換成多種頻率能量，達(dá)到均衡目的。它的明顯優(yōu)點(diǎn)是抗電網(wǎng)瞬變干擾能力強(qiáng)，很適宜于微機(jī)實(shí)時(shí)控制系統(tǒng)；

③采用超隔離變壓器穩(wěn)壓電源

這種電源具有高的共模抑制比及串模抑制比，能在較寬的頻率范圍內(nèi)抑制干擾。

目前這些高抗干擾性電源及干擾抑制器已有許多現(xiàn)成產(chǎn)品可供選購。

2）過程通道干擾及抗干擾措施

過程通道是前向接口、后向接口與主機(jī)或主機(jī)相互之間進(jìn)行信息傳輸?shù)穆窂剑谶^程通道中長線傳輸?shù)母蓴_是主要因素。隨著系統(tǒng)主振頻率愈來愈高，微機(jī)系統(tǒng)過程通道的長線傳輸愈來愈不可避免。例如，按照經(jīng)驗(yàn)公式計(jì)算，當(dāng)計(jì)算機(jī)主振頻率為1MHz時(shí)，傳輸線大于0.5m或主振為4MHz時(shí)，傳輸線大于0.3m，即作為長線傳輸處理。

微機(jī)應(yīng)用系統(tǒng)中，傳輸線的信息多為脈沖波，它在傳輸線上傳輸時(shí)會(huì)出現(xiàn)延時(shí)、畸變、衰減與通道干擾。為了保證長線傳輸?shù)目煽啃?，主要措施有光電耦合隔離、雙絞線傳輸、阻抗匹配等。

（1）光電耦合隔離措施。

光電耦合器件是以光為媒介傳輸信號(hào)的集成化器件。采用光電耦合器可以將主機(jī)與前向、后向以及其他主機(jī)部分切斷電路的聯(lián)系，以有效地防止干擾從過程通道進(jìn)入主機(jī)。圖7-12為常用光電耦合器的幾種基本結(jié)構(gòu)形式，其中圖7-12（a）所示為由發(fā)光二極管和平面型光敏三極管組成的光電耦合器。這種光電耦合器的轉(zhuǎn)換效率一般為60%左右，加之平面型光敏三極管的集電極——發(fā)射極飽和壓降?。?.2～0.3V），因而光敏三極管的輸出可與TTL電平兼容。加之此類光電耦合器的響應(yīng)頻率能滿足一般測控系統(tǒng)的需要，因此，在智能儀器中應(yīng)用廣泛。圖7-12

光電耦合器的基本結(jié)構(gòu)形式

第一個(gè)原因，光電耦合器的輸入阻抗很小，一般為100Ω～1kΩ之間，而干擾源內(nèi)阻一般很大，通常為105～108Ω。根據(jù)分壓原理可知，這時(shí)能饋送到光電耦合器輸入端的噪聲自然會(huì)很小。

第二個(gè)原因，干擾噪聲雖有較大的電壓幅度，但所能提供的能量卻很小，只能形成微弱的電流，而光電耦合器輸入部分的發(fā)光二極管只有在通過一定強(qiáng)度的電流時(shí)才能發(fā)光；輸出部分的光敏三極管只在一定光強(qiáng)下才能工作。因此，既使有很高電壓幅值的干擾，由于不能提供足夠的電流而不能使二極管發(fā)光，從而干擾被抑制掉了。

第三個(gè)原因，光電耦合器是在密封條件下實(shí)現(xiàn)輸入回路與輸出回路的光耦合，不會(huì)受到外界光的干擾。

最后一個(gè)原因，輸入回路與輸出回路之間的分布電容極小，一般僅為0.5～2pF，而且絕緣電阻又非常大，通常為1011～1013Ω，因此，回路一邊的各種干擾噪聲都很難通過光電耦合器饋送到另一邊去。

①光耦在數(shù)字量輸入通道中的應(yīng)用。二極管——三極管型光電耦合器作為實(shí)施智能儀器的數(shù)字量輸入通道與干擾源之間的電氣隔離的一種具體應(yīng)用如圖7-13所示。圖中R1為限流電阻，D為反向保護(hù)二極管，RL是光敏三極管的負(fù)載電阻。當(dāng)代表數(shù)字量輸入的Vi為高電平并驅(qū)動(dòng)發(fā)光二極管導(dǎo)通從而使光敏三極管導(dǎo)通時(shí)，光電耦合器的輸出Vo為低電平（TTL邏輯0）；反之，（即Vi為低時(shí)），Vo為高電平（TTL邏輯1）。

下面以GO130光電耦合器為例，說明圖中R1和RL的選取原則。當(dāng)發(fā)光二極管在導(dǎo)通電流為IF=10mA時(shí)，正向壓降VF≤1.3V；而光敏三極管導(dǎo)通時(shí)的壓降Vce=0.4V。假設(shè)輸入信號(hào)的邏輯1電平為Vi=12V，并取光敏三極管導(dǎo)通電流IC=2mA，則R1和RL可用下式計(jì)算：圖7-13

②光耦在數(shù)字量輸出通道中的應(yīng)用。功率場效應(yīng)管是一種常用的中等功率的開關(guān)量輸出驅(qū)動(dòng)器件。為提高此類開關(guān)量輸出通道的抗干擾能力，亦可采用光電耦合器來切斷智能儀器與被控開關(guān)量之間的電氣聯(lián)系，如圖7-14所示。它由光電耦合器GD、晶體T1、T2及有關(guān)電阻組成。當(dāng)從輸入端Vi輸入低電平時(shí)，光電耦合器中的發(fā)光二極管發(fā)光，光敏三極管導(dǎo)通，從而使晶體管T1截止，T2亦截止，進(jìn)而使功率場效應(yīng)管T3導(dǎo)通；反之功率場效應(yīng)管T3截止。

圖7-14

(2）雙絞線傳輸。

雙絞線對(duì)電場的耦合干擾不起抑制作用，雙絞線可對(duì)磁場耦合起抑制作用。在微機(jī)實(shí)時(shí)系統(tǒng)的長線傳輸中，雙絞線是較常用的一種傳輸線，與同軸電纜相比，雖然頻帶較差，但波阻抗高，抗共模噪聲能力強(qiáng)。雙絞線能使各個(gè)小環(huán)路的電磁感應(yīng)干擾相互抵消，故對(duì)電磁場具有一定抑制效果。盡管如此，但雙絞線并不能完全消除磁場耦合干擾的影響，這是因?yàn)樯a(chǎn)工藝決定了絞扭所形成的各小塊面積不可能絕對(duì)相等，當(dāng)然方向也就不可能絕對(duì)相反，所以要想把磁場干擾全部抑制掉是不可能的。

（3）長線傳輸?shù)淖杩蛊ヅ溟L線傳輸時(shí)，阻抗不匹配的傳輸線會(huì)產(chǎn)生反射，使信號(hào)失真。為了對(duì)傳輸線進(jìn)行阻抗匹配，必須估算出它的特性阻抗RP，利用示波器觀察的方法可以大致測定特性阻抗的大小，其測定方法如圖7-15所示。調(diào)節(jié)可變電阻R，當(dāng)R與RP相等（匹配）時(shí)，A門的輸出波形畸變最小，反射波幾乎消失，這時(shí)的R值可認(rèn)為是該傳輸線的特性阻抗RP。下面給出同軸電纜特性阻抗的計(jì)算公式：(7—9)圖7-15式中：L-——單位長度的電感（H）；

C——單位長度的電容（F）；

D——外部導(dǎo)體的內(nèi)徑；

d——內(nèi)部導(dǎo)體的外徑；

εs——介質(zhì)的相對(duì)介質(zhì)電系數(shù)。圖7-16傳輸線的四種阻抗匹配方式

③終端并聯(lián)隔直流匹配。如圖7-16(c)所示，因電容C在較大時(shí)只起隔直流作用，并不影響阻抗匹配，所以只要求匹配電阻R與RP相等即可。它不會(huì)引起輸出高電平的降低，故增加了對(duì)高電平的抗干擾能力。電容的取值為(7—10)式中：

T——傳輸脈沖寬度；

R1——始端阻件低電平輸出阻抗，約20?；

R——匹配阻抗；

RP——特性阻抗。（4）長線傳輸還應(yīng)注意的問題圖7-17A門輸出端不準(zhǔn)接負(fù)載②觸發(fā)器輸出需要隔離后才可傳輸（如圖7-18所示）。圖7-18隔離后進(jìn)行傳輸示意圖

③

用變壓器耦合不共地長線傳輸（如圖7-19所示）。這種線路不但可用變壓器實(shí)現(xiàn)，也可用光電耦合器件實(shí)現(xiàn)。改變單穩(wěn)電路的參數(shù)可以得到不同寬度的傳輸脈沖。適合于CPU與內(nèi)存、外設(shè)以及A/D、D/A等進(jìn)行單向信息傳輸。圖7-19不共地長線傳輸

④用OC門（集電極開路門）作雙向總線傳輸?！癘C”門的最大特點(diǎn)是可以把輸出端連在一起。而一般TTL電路輸出端不能并聯(lián)在一起，因?yàn)楫?dāng)一個(gè)處于截止?fàn)顟B(tài)的與非門和一個(gè)處于導(dǎo)通狀態(tài)的與非門連在一起時(shí)，將產(chǎn)生很大的導(dǎo)通電流，約50mA，這可能引起器件損壞。所以必須用晶體管隔離后才能進(jìn)行雙向總線傳輸。而“OC”門可以直接用來為單向、雙向總線傳輸。

由于負(fù)脈沖傳輸抗干擾能力較正脈沖強(qiáng)，所以，一般在長線傳輸時(shí)，采用負(fù)脈沖傳輸。而且在速度要求不高時(shí)，在始端用驅(qū)動(dòng)器比用一般的TTL好些。

3）印制電路板及電路的抗干擾設(shè)計(jì)

印制電路板是微機(jī)系統(tǒng)中器件、信號(hào)線、電源線的高密度集合體，印制電路板設(shè)計(jì)得好壞對(duì)抗干擾能力影響很大，故印制電路板設(shè)計(jì)決不單是器件、線路的簡單布局安排，還必須符合抗干擾的設(shè)計(jì)原則。通常應(yīng)有下述抗干擾措施。

（1）地線設(shè)計(jì)。

微機(jī)系統(tǒng)中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在微機(jī)實(shí)時(shí)控制系統(tǒng)中，接地是抑制干擾的重要方法，如能將接地和屏蔽正確結(jié)合起來使用，可以解決大部分干擾問題。

①單點(diǎn)接地與多點(diǎn)接地選擇。在低頻電路中，信號(hào)的工作頻率小于1MHz時(shí)，它的布線和元器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而屏蔽線采用一點(diǎn)接地。

當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地法。

當(dāng)工作頻率在1MHz～10MHz之間時(shí)，如果用一點(diǎn)接地，其地線長度不應(yīng)超過波長的1/20，否則宜采用多點(diǎn)接地法。

②數(shù)字、模擬電路分開。電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

③接地線應(yīng)盡量加粗。若接地所用線條很細(xì)，接地電位則將隨電流的變化而變化，致使微機(jī)的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線條加粗。

④接地線構(gòu)成閉合環(huán)路。只用數(shù)字電路組成的印制電路板接地時(shí)，將接地電路做成閉合環(huán)路大多都明顯地提高抗噪聲能力。因?yàn)?，通常印制電路板上有很多集成電路，尤其遇有耗電多的元件時(shí)，由于線條粗細(xì)導(dǎo)致地線產(chǎn)生電位差。

（2）電源線布置。

電源線的布線過程中，除了要根據(jù)電流的大小，盡量加粗導(dǎo)體寬度外，還要采取使電源線、地線的走向與數(shù)據(jù)傳遞的方向一致，將有助于增強(qiáng)抗噪聲能力。

（3）去耦電容配置。

在印制電路板的各個(gè)關(guān)鍵部位配置去耦電容應(yīng)視為印制電路板設(shè)計(jì)的一項(xiàng)常規(guī)做法。

①電源輸入端跨接10～100μF的電解電容器。如有可能，接100μF以上更好。

②原則上，每個(gè)集成電路芯片都應(yīng)安置一個(gè)0.01μF的陶瓷電容器——鉭電容器。這種器件的高頻阻抗特別小，在500kHz～20MHz范圍內(nèi)阻抗小于1Ω，而且漏電流很小（0.5μA以下）。

③對(duì)于抗噪聲能力弱、關(guān)斷時(shí)電流變化大的器件和ROM、RAM存儲(chǔ)器件，應(yīng)在芯片的電源線（VCC）和地線（GND）間直接接入去耦電容。

④電容引線不能太長，特別是高頻旁路電容不能帶引線。

（4）印制電路板的尺寸與器件布置。

印制電路板大小要適中，過大時(shí)，印制線條長，阻抗增加，不僅抗噪聲能力下降，成本也高；過小，則散熱不好，同時(shí)易受鄰近線條干擾。

在器件布置方面，與其他邏輯電路一樣，應(yīng)把相互相關(guān)的器件盡量放得靠近些，能獲得較好的抗噪聲效果，如時(shí)鐘發(fā)生器、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲，要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離計(jì)算機(jī)邏輯電路，如有可能，應(yīng)另做電路板，這一點(diǎn)十分重要。

另外，還應(yīng)考慮電路板在機(jī)箱中放置的方向，將發(fā)熱量大的器件放置在上方。

（5）其他。

微機(jī)系統(tǒng)中電路的抗干擾設(shè)計(jì)與具體電路有密切關(guān)系，并無一定之規(guī)，要注意積累點(diǎn)滴經(jīng)驗(yàn)，例如：

①單片機(jī)復(fù)位端子“RESET”在強(qiáng)干擾現(xiàn)場會(huì)出現(xiàn)尖峰電壓干擾，雖不會(huì)造成復(fù)位干擾，但可能改變部分寄存器狀態(tài)。因此可以在“RESET”端配以0.01μF去耦電容。

②CMOS芯片的輸入阻抗很高，易受感應(yīng)，故在使用時(shí)，對(duì)其不用端要接地或接正電源。

③按鈕、繼電器、接觸器等零部件在操作時(shí)均會(huì)產(chǎn)生較大火花，必須利用RC電路加以吸收，其方法如圖7-20所示。一般R取1～2kΩ，C取2.2～4.7μF。圖7-20

采用RC電路減少干擾

4）空間干擾及抗干擾措施

空間干擾主要是通過電磁波輻射竄入應(yīng)用系統(tǒng)的?？臻g干擾可來自系統(tǒng)的外部或內(nèi)部。一般情況下，空間干擾的抗干擾設(shè)計(jì)主要是接地、系統(tǒng)的屏蔽和布局設(shè)計(jì)等。

接地技術(shù)起源于強(qiáng)電，其概念是將電網(wǎng)的零線及各種設(shè)備的外殼接大地，以起到保障人身和設(shè)備安全的目的。在智能設(shè)備中接地的概念又有了新的內(nèi)涵，這里的“地”是指輸入信號(hào)與輸出信號(hào)的公共零電位，它本身可能是與大地相隔離的，而接地不僅是保護(hù)人身和設(shè)備的安全，也是抑制噪聲干擾，保證系統(tǒng)工作穩(wěn)定的關(guān)鍵技術(shù)。在設(shè)計(jì)和安裝使用過程中，如果能把接地和屏蔽正確地結(jié)合起來使用，是可以抑制大部分干擾的。

智能儀器系統(tǒng)的接地主要有兩種類型：即保護(hù)接地和工作接地。

保護(hù)接地：保護(hù)接地是為了避免因設(shè)備的絕緣損壞或性能下降時(shí)，系統(tǒng)操作人員遭受觸電危險(xiǎn)和保證系統(tǒng)安全而采取的安全措施。

工作接地：工作接地是為了保證系統(tǒng)穩(wěn)定可靠地運(yùn)行，防止地環(huán)路引起干擾而采取的抗干擾措施。

（1）浮地與接地。

浮地是指智能儀器全機(jī)浮空即儀器各個(gè)部分與大地浮置起來，這種方法簡單。但儀器與大地的絕緣電阻不能小于50MΩ。這種方法有一定的抗干擾能力，但一旦絕緣下降就會(huì)帶來干擾；另外，浮空容易產(chǎn)生靜電，導(dǎo)致干擾，這是一個(gè)缺點(diǎn)。

還有一種方法，就是將儀器的機(jī)殼接地，其余部分浮空。這種方法抗干擾能力強(qiáng)，而且安全可靠，不過制造工藝復(fù)雜，實(shí)現(xiàn)起來困難。一般情況下，智能儀器系統(tǒng)還是以接大地為好。

（2）屏蔽地。

這類地是指對(duì)電場磁場的屏蔽。根據(jù)屏蔽目的的不同，屏蔽接法也不一樣。電場屏蔽解決分布電容問題，一般接大地。電磁場屏蔽主要避免雷達(dá)、短波電臺(tái)，這種高頻電磁場輻射干擾，可利用低阻金屬材料高導(dǎo)流而制成，可以接大地也可以不接，而以接大地為好。磁路屏蔽以防磁鐵、電機(jī)、變壓器、線圈等磁感應(yīng)、磁耦合。其屏蔽方法用高導(dǎo)磁材料使磁路閉合，一般接大地為好。

高增益放大器常用金屬罩屏蔽起來。但屏蔽層怎樣接地呢？如圖7-21所示，放大器與屏蔽層之間存在寄生電容。由等效電路可以看出寄生電容反饋C3S和C1S使放大器的輸出端到輸入端有一反饋通路，如不將此反饋消除，則放大器將產(chǎn)生振蕩。解決的辦法就是將屏蔽體接到放大器的公共端，將C2S短路，從而防止了反饋。這種屏蔽連接方式，在放大器的公共端不接的電路中，也是適用的。圖7-21

高增益放大器的屏蔽

當(dāng)信號(hào)電路是一點(diǎn)接地時(shí)，低頻電纜的屏蔽層也應(yīng)一點(diǎn)接地。如果電纜的屏蔽層接地點(diǎn)有一個(gè)以上時(shí)，即將產(chǎn)生噪聲電流。對(duì)于扭絞電纜的芯線來說，屏蔽層中的電流便在芯線耦合出不同的電壓，形成干擾噪聲源。

當(dāng)一個(gè)電路有一個(gè)不接地的信號(hào)源和一個(gè)接地的（即使不是接大地）放大器相連時(shí)，輸入端的屏蔽應(yīng)接至放大器的公共端。相反，當(dāng)接地的信號(hào)源與不接地的放大器相連時(shí)，即使信號(hào)源接的不是大地，放大器的輸入端也應(yīng)接到信號(hào)源的公共端。

（3）電纜和接插件的屏蔽。

在用電纜連接時(shí)，常會(huì)發(fā)生無意中的地環(huán)路以及屏蔽不良。特別是當(dāng)不同的電路在一起時(shí)更是如此。正確的布線、走線應(yīng)該清除這些現(xiàn)象，這里應(yīng)該注意下面幾點(diǎn)：

①高電平線和低電平線不要走同一條電纜。當(dāng)不得已時(shí)，高電平線應(yīng)組合在一起，并單獨(dú)加屏蔽。同時(shí)要仔細(xì)選擇低電平線的位置。

②高電平線和低電平線不要走同一接插件。不得已時(shí)，要將高電平端子和低電平端子分立兩端。中間留備用端子，并在中間接高電平引線地線和低電平引線地線（如圖7-22所示）。圖7-22

接插件端子接法

③設(shè)備上出入電纜部分應(yīng)保持屏蔽完整。電纜的屏蔽體也要經(jīng)接插件予以連接。當(dāng)兩條以上屏蔽電纜共用一個(gè)插件時(shí)，每條電纜的屏蔽層都要單獨(dú)用一個(gè)接線端子。否則，易造成地環(huán)路使電流在各屏蔽層中間流動(dòng)。

④低電平電纜的屏蔽層要一端接地，屏蔽層外面要有絕緣層，以防與其他地線接觸相碰。

（4）傳輸線的分開走線問題。

由于平行線之間存在著互感和分布電容，因而在進(jìn)行信息傳輸時(shí)容易產(chǎn)生竄擾，影響系統(tǒng)工作的可靠性，所以除上述有關(guān)印制電路板的走線必須考慮以外，還應(yīng)采取如下措施：

①長線傳輸時(shí)，功率線、載流線和信號(hào)線應(yīng)分開，電位線與脈沖線分開，尤其是傳送0～50mV小信號(hào)時(shí)，更應(yīng)如此。

②電力電纜必須單獨(dú)走線，而且最好用屏蔽電纜。電力線與信號(hào)線不能平行，更不能將電力線與信號(hào)線裝在同一電纜中，否則，50Hz工頻干擾不可避免。

為了防止長線傳輸中的竄擾，采用交叉走線是行之有效的方法。 7.3智能儀器的軟件設(shè)計(jì)

7.3.1軟件設(shè)計(jì)方法

1.模塊設(shè)計(jì)法

模塊設(shè)計(jì)法（moduleprogramming）是將大的程序劃分成若干個(gè)較小的程序模塊進(jìn)行設(shè)計(jì)和調(diào)試，然后將各模塊連接起來。模塊一般按照功能劃分，逐步細(xì)化。如智能儀器的監(jiān)控程序分為監(jiān)控主程序、接口管理程序和命令處理程序兩大模塊。命令處理程序模塊通常又可分為測試、數(shù)據(jù)處理、輸入/輸出、數(shù)據(jù)顯示、圖形顯示等子程序模塊。采用模塊法，將程序劃分成若干較小的獨(dú)立模塊，有利于編程、調(diào)試和糾錯(cuò)。

2.自頂向下設(shè)計(jì)法

軟件設(shè)計(jì)可采取兩種截然不同的方法，一種叫自頂向下（top

down）法，另一種叫自底向上（bottom

up）法。自頂向下法概括地說，就是從整體到局部，最后到細(xì)節(jié)。即先考慮整體目標(biāo)，明確整體任務(wù)，把整體任務(wù)劃分為一個(gè)個(gè)子任務(wù)，子任務(wù)可再劃分子任務(wù)，同時(shí)分析各子任務(wù)之間的關(guān)系，最后擬定各子任務(wù)的細(xì)節(jié)并編制對(duì)應(yīng)各子任務(wù)的程序。猶如建造一個(gè)房子，需先繪制總體設(shè)計(jì)圖，再繪制局部詳細(xì)的結(jié)構(gòu)圖等，最后按照?qǐng)D紙把房子建造起來。自底向上法是先解決細(xì)節(jié)問題，再把各個(gè)細(xì)節(jié)結(jié)合起來，以完成整體任務(wù)。自底向上法是傳統(tǒng)的程序設(shè)計(jì)方法，有著嚴(yán)重的缺陷：由于從某個(gè)細(xì)節(jié)開始，對(duì)整體任務(wù)沒有進(jìn)行透徹的分析與了解，因而在設(shè)計(jì)某個(gè)程序模塊時(shí)很可能出現(xiàn)未預(yù)料到的新情況，以至必須修改或重新設(shè)計(jì)已經(jīng)設(shè)計(jì)完成的程序模塊，造成返工，浪費(fèi)時(shí)間。目前，大都趨向于采用自頂向下法。

也有不少程序設(shè)計(jì)者把這兩種方法結(jié)合起來使用。在程序設(shè)計(jì)的初期（頂上），采用自頂向下法，但到一定階段有時(shí)也需要采用自底向上法，對(duì)某關(guān)鍵的細(xì)節(jié)先編制程序并在實(shí)際環(huán)境中運(yùn)行，取得足夠的實(shí)驗(yàn)數(shù)據(jù)后再繼續(xù)設(shè)計(jì)上層的程序。

3.結(jié)構(gòu)程序設(shè)計(jì)法

結(jié)構(gòu)程序設(shè)計(jì)法（structuredprogramming）是20世紀(jì)70年代起逐漸被采用的一種新型的程序設(shè)計(jì)方法。不僅在許多高級(jí)語言中應(yīng)用，而且同樣適用于匯編語言程序設(shè)計(jì)。采用結(jié)構(gòu)程序設(shè)計(jì)法的目的是使程序易讀、易查、易調(diào)試，并提高編制程序的效率。結(jié)構(gòu)程序設(shè)計(jì)的基本原則是每個(gè)程序模塊只能有一個(gè)入口、一個(gè)出口。因此，各個(gè)程序模塊可分別獨(dú)立設(shè)計(jì)，然后用最小的接口組合起來，控制明確地從一個(gè)程序模塊轉(zhuǎn)移到下一個(gè)模塊，使程序的調(diào)試、修改或維護(hù)容易實(shí)現(xiàn)。大的、復(fù)雜的程序可由這些具有一個(gè)入口和一個(gè)出口的簡單結(jié)構(gòu)組成。圖7-23結(jié)構(gòu)化編程過程

結(jié)構(gòu)化編程包括下列幾個(gè)方面的工作：

（1）由頂向下設(shè)計(jì)，即把整個(gè)設(shè)計(jì)分成層次，上一層的程序塊調(diào)用下一層的程序塊。

（2）模塊化編程，每一模塊相對(duì)獨(dú)立，其正確與否也不影響其他模塊。

（3）結(jié)構(gòu)化編程，盡量避免使用無條件轉(zhuǎn)移語句，而是采用若干結(jié)構(gòu)良好的轉(zhuǎn)移與控制語句。

結(jié)構(gòu)化設(shè)計(jì)方法的核心是“一個(gè)模塊只有一個(gè)入口，也只有一個(gè)出口”。這里模塊只有一個(gè)入口應(yīng)理解為一個(gè)模塊只允許有一個(gè)口被其他模塊調(diào)用，而不是只能被一個(gè)模塊調(diào)用，同樣，只有一個(gè)出口應(yīng)理解為不管模塊內(nèi)的結(jié)構(gòu)如何、分支走向如何，最終應(yīng)集中到一個(gè)出口退出模塊。根據(jù)這個(gè)原則，凡有兩個(gè)或兩個(gè)以上不同入口的一個(gè)模塊，應(yīng)重新劃分為兩個(gè)或兩個(gè)以上的模塊；凡有兩個(gè)或兩個(gè)以上出口模塊，要么將出口歸納為一個(gè)（若程序允許），否則也應(yīng)重新組成兩個(gè)或以上的模塊。圖7-24是同一程序兩種結(jié)構(gòu)的比較。從圖7-24中可以看出，非結(jié)構(gòu)化程序網(wǎng)狀交織條理不甚分明，但結(jié)構(gòu)化程序清晰明了、脈絡(luò)分明。圖7-24

同一程序的兩種結(jié)構(gòu)7.3.2軟件結(jié)構(gòu)

在結(jié)構(gòu)化程序設(shè)計(jì)中僅允許使用順序結(jié)構(gòu)、分支結(jié)構(gòu)、循環(huán)結(jié)構(gòu)這三種基本結(jié)構(gòu)。還有一種結(jié)構(gòu)，叫做選擇結(jié)構(gòu)，它雖然不是一種基本結(jié)構(gòu)，但卻被普遍地應(yīng)用，在多種選擇的情況下，常用這種結(jié)構(gòu)。

1.順序結(jié)構(gòu)

順序結(jié)構(gòu)是一種線性結(jié)構(gòu)。在這種結(jié)構(gòu)中程序被順序連續(xù)地執(zhí)行，如圖7-25所示。計(jì)算機(jī)首先執(zhí)行S1，其次執(zhí)行S2，最后執(zhí)行Sn。其中，S1、S2……Sn可為一條語句，也可為一個(gè)程序模塊。圖7-25

順序結(jié)構(gòu)流程圖

2.分支（條件選擇）結(jié)構(gòu)

順序結(jié)構(gòu)的程序雖然能解決計(jì)算、輸出等問題，但不能做判斷再選擇。對(duì)于要先做判斷再選擇的問題就要使用分支結(jié)構(gòu)。

分支程序結(jié)構(gòu)是指根據(jù)某些條件進(jìn)行邏輯判斷，當(dāng)滿足時(shí)進(jìn)行某種處理；當(dāng)不滿足時(shí)進(jìn)行另一種處理。程序每次只執(zhí)行二分支或多分支中的一個(gè)分支。分支結(jié)構(gòu)有兩種結(jié)構(gòu)形式：二分支結(jié)構(gòu)和多分支結(jié)構(gòu)。

雙分支程序相當(dāng)于高級(jí)語言中的if_then_else語言。圖7-26給出了兩種分支結(jié)構(gòu)。（b）圖只對(duì)其中之一分支進(jìn)行處理，也稱為單分支結(jié)構(gòu)。圖7-26

分支結(jié)構(gòu)流程圖

分支結(jié)構(gòu)的執(zhí)行是依據(jù)一定的條件選擇執(zhí)行路徑，而不是嚴(yán)格按照語句出現(xiàn)的物理順序。分支結(jié)構(gòu)的程序設(shè)計(jì)方法的關(guān)鍵在于構(gòu)造合適的分支條件和分析程序流程，根據(jù)不同的程序流程選擇適當(dāng)?shù)姆种дZ句。分支結(jié)構(gòu)適合于帶有邏輯或關(guān)系比較等條件判斷的計(jì)算，設(shè)計(jì)這類程序時(shí)往往都要先繪制其程序流程圖，然后根據(jù)程序流程寫出源程序，這樣做把程序設(shè)計(jì)分析與語言分開，使得問題簡單化，易于理解。圖7-27

多分支結(jié)構(gòu)流程圖

3.循環(huán)結(jié)構(gòu)

循環(huán)結(jié)構(gòu)也稱“重復(fù)結(jié)構(gòu)”，重復(fù)執(zhí)行一組指令若干次，用有限長度的程序完成大量的處理任務(wù)，實(shí)現(xiàn)計(jì)算機(jī)的重復(fù)操作。循環(huán)結(jié)構(gòu)可以減少源程序重復(fù)書寫的工作量，用來描述重復(fù)執(zhí)行某段算法的問題，這是程序設(shè)計(jì)中最能發(fā)揮計(jì)算機(jī)特長的程序結(jié)構(gòu)。高級(jí)語言中提供四種循環(huán)，即goto循環(huán)、while循環(huán)、do_while循環(huán)和for循環(huán)。四種循環(huán)可以用來處理同一問題，一般情況下它們可以互相代替換，但一般不提倡用goto循環(huán)，因?yàn)閺?qiáng)制改變程序的順序經(jīng)常會(huì)給程序的運(yùn)行帶來不可預(yù)料的錯(cuò)誤。在學(xué)習(xí)中我們主要學(xué)習(xí)while、do_while、for三種循環(huán)。

每種循環(huán)都包含一個(gè)循環(huán)體，循環(huán)體一般包括下列四部分。

（1）初始化部分：為循環(huán)做準(zhǔn)備，如累加器清零，設(shè)置地址指針和計(jì)數(shù)器的初始值等。

（2）工作部分：實(shí)現(xiàn)循環(huán)的基本操作，也就是需要重復(fù)執(zhí)行的一段程序。

（3）修改部分：修改指針、計(jì)數(shù)器的值，為下一次循環(huán)做準(zhǔn)備。

（4）控制部分：判斷循環(huán)條件，結(jié)束循環(huán)或繼續(xù)循環(huán)。圖7-28

循環(huán)結(jié)構(gòu)7.3.3軟件低功耗設(shè)計(jì)

1.對(duì)功耗進(jìn)行實(shí)時(shí)管理

利用軟件對(duì)功耗進(jìn)行實(shí)時(shí)管理，暫不使用的功能及時(shí)停止其運(yùn)行，或者置于低功耗狀態(tài)。對(duì)于片內(nèi)和外圍擴(kuò)展芯片都是如此。

現(xiàn)在不少單片機(jī)都設(shè)計(jì)有節(jié)能（低功耗）運(yùn)行模式：待機(jī)運(yùn)行模式（休眠方式）和掉電運(yùn)行模式。一旦系統(tǒng)進(jìn)入待機(jī)運(yùn)行模式，雖然片內(nèi)的振蕩器仍在繼續(xù)振蕩，但通往CPU內(nèi)部的時(shí)鐘已被門電路切斷，CPU處于休眠狀態(tài)。在進(jìn)入待機(jī)模式之前的一瞬間，CPU和RAM的狀態(tài)被完整地保存下來，如堆棧指針、程序計(jì)數(shù)器、程序狀態(tài)字等。待機(jī)狀態(tài)雖然CPU在休眠，但內(nèi)部時(shí)鐘仍供給中斷電路、計(jì)數(shù)器、定