第七章MOS存儲器

存儲器是各種處理器的主要存儲部件，并廣泛應(yīng)用于SoC及其它電子設(shè)備中，按功能可分為只讀存儲器（ROM）和隨機(jī)存取存儲器（RAM）兩大類，分別用作固定數(shù)據(jù)存儲和臨時數(shù)據(jù)緩存。1§7-1

存儲器的結(jié)構(gòu)2

思考題

1.

存儲器一般由哪幾部分組成？

2.設(shè)計譯碼電路時應(yīng)注意什么問題？

3.多級譯碼電路有什么優(yōu)點？？37.1.1存儲器的結(jié)構(gòu)圖讀寫控制列譯碼器輸入/輸出(N

M

)控制信號數(shù)據(jù)m位列地址n位行地址行譯碼器存儲體各種存儲器都有各自的特點，但它們的結(jié)構(gòu)大體上是一致的。47.1.2存儲體

存儲體是由若干個存儲單元組成的陣列，若字?jǐn)?shù)為N，每個字的位數(shù)為M，則表示為

NM

（與行數(shù)和列數(shù)可能有差別，行數(shù)

N，列數(shù)

M，行數(shù)列數(shù)=N

M）。不同類別存儲器有不同的存儲單元，但是有共同的特點：

每個存儲單元有兩個相對穩(wěn)定的狀態(tài)，分別代表二進(jìn)制信息“0”和“1”。(N

M

)存儲體57.1.3地址譯碼器m位列地址列譯碼器n位行地址行譯碼器(N

M

)存儲體

存儲體中的每個存儲單元都有自己唯一的地址（行、列），地址譯碼器就是將地址信號譯成具體的選擇地址。

一般將地址信

號分為行地址信號和列地址信號，因此地址譯碼器分為行地址譯碼器和列地址譯碼器。67.1.4行地址譯碼器

1.基本原理

行譯碼器電路的輸入是來源于地址緩沖器的N位二進(jìn)制地址，首先產(chǎn)生具有合適驅(qū)動能力的正反地址信號，然后通過編碼電路譯成對應(yīng)存儲體每一行的地址信號（一般稱為字線）。2nA2A1A0A3字線77.1.4行地址譯碼器

2.多級譯碼技術(shù)對于大容量存儲器通常選擇二級譯碼技術(shù)，即將地址信號先分組譯碼（2-4譯碼、3-8譯碼），再采用集中編碼，可以有效地提高譯碼速度。A2A1A03-8譯碼L7L6L5L4L3L2L1L0A3A42-4譯碼H3H2H1H0L0H0L1H0L7H387.1.4行地址譯碼器

3.地址同步控制由于地址信號到達(dá)時間不一致，易引起字線的波動，造成讀寫錯誤和功耗增加等現(xiàn)象。為了防止此現(xiàn)象發(fā)生，可加一地址輸入使能信號控制。A2A1A0En字線97.1.4行地址譯碼器

4.電路優(yōu)化設(shè)計

相鄰兩個與非門的輸入只有一個不同且反相的信號，因此可以將這兩個與非門電路和并優(yōu)化，簡化電路，縮小芯片面積。VDDABFCDABCD107.1.5列地址譯碼器

1.基本原理

列譯碼器的輸入是來源于地址緩沖器的M位二進(jìn)制地址，一般先產(chǎn)生具有合適驅(qū)動能力的正反地址信號，再通過樹狀開關(guān)選擇電路構(gòu)成對應(yīng)存儲體每一列（位線）的地址信號組合。Di位線117.1.5列地址譯碼器

2.開關(guān)樹的設(shè)計對于大容量存儲器通常用四選一和二選一的組合，以避免開關(guān)樹的層次過多而影響速度。CMOS開關(guān)樹性能較好。四選一四選一四選一四選一四選一四選一四選一四選一四選一四選一二選一列地址選擇信號127.1.6讀寫控制及輸入輸出電路

讀寫控制電路是對存儲器讀操作和寫操作時序上的控制，主要包括地址譯碼器和數(shù)據(jù)輸入輸出電路的控制。

輸入輸出電路是在控制電路的控制下，將數(shù)據(jù)寫入譯碼器指定地址的存儲單元中或?qū)⒅付ǖ刂反鎯卧械臄?shù)據(jù)輸出。

不同的存儲器有不同的讀寫控制及輸入輸出電路，具體電路根據(jù)存儲器的類別和具體要求而定。13§7-2

MaskROMMaskROM（掩膜編程只讀存儲器——MaskRead-OnlyMemory）14

思考題

1.MaskROM的特點是什么？

2.MaskROM是如何存儲信息“0”和信息“1”的？157.2.1MaskROM的特點

MaskROM由用戶提供碼點數(shù)據(jù)（要存儲的固定數(shù)據(jù)），由芯片設(shè)計者設(shè)計版圖，由生產(chǎn)廠家制版、流片加工。芯片一旦制成，存儲的信息無法改變，用戶使用時只能讀出已固化的數(shù)據(jù)，掉電信息也不會丟失。因此，MASKROM只能用來存儲固定信息。167.2.2E/DNMOS或非存儲陣列Vcc字位WordBit177.2.3準(zhǔn)NMOS或非存儲陣列Vcc位WordBit187.2.4預(yù)充低功耗結(jié)構(gòu)或非存儲陣列

第一行有誤

串行了Vcc位WordBit197.2.5預(yù)充結(jié)構(gòu)與非存儲陣列Vcc字Word207.2.6母片形式的與非存儲陣列217.2.7與或非存儲陣列字Word位BitVcc227.2.8輸出電路

一般可以采用倒相器、倒相器鏈、寄存器，鎖存器、觸發(fā)器等，個數(shù)與同時輸出的位數(shù)相同。QDCP237.2.8MaskROM應(yīng)用實例

1.

96字符發(fā)生器

字符由57點陣構(gòu)成，通過控制35個點的明暗來顯示字符圖形。采用或非存儲陣列（9635）

：每個字線上排列35個單元，對應(yīng)35個點，即每個字有35位，有MOS管的單元對應(yīng)亮點。96個字符對應(yīng)96條字線，每個字的對應(yīng)位相接。也可采用4870陣列，每個字線對應(yīng)2個字符，通過列譯碼分選字符輸出。247.2.8MaskROM應(yīng)用實例

2.液晶七段數(shù)碼顯示器

數(shù)碼7段構(gòu)成，通過控制7個段的明暗來顯示數(shù)碼圖形。采用或非存儲陣列（107）

：每個字線上排列7個單元，對應(yīng)7個段，即每個字有7位，有MOS管的單元對應(yīng)亮段。10個數(shù)字符對應(yīng)10條字線，每個字的對應(yīng)位相接。25§7-3EPROM

EPROM（可擦除可編程ROM——Erasable-ProgrammableRead-OnlyMemory）26

思考題

1.EPROM的特點是什么？

2.EROM是如何存儲信息“0”和信息“1”的？277.3.1EPROM的特點用戶可以根據(jù)具體需要對EPROM存儲的信息進(jìn)行擦除和重寫。

擦除是用紫外線或X射線擦除器對芯片進(jìn)行照射（約30分鐘），信息是一次性全部擦除，不能逐字或部分擦除；

寫入是使用專用編程器進(jìn)行寫入（需要較高的電壓），信息寫入后掉電不丟失。

擦除和寫入都要脫機(jī)進(jìn)行，即不能在線擦除和寫入。因此，EPROM是用來存儲相對固定的信息。287.3.2FAMOS結(jié)構(gòu)存儲單元

1.FAMOS器件結(jié)構(gòu)

FAMOS管的柵極四周被絕緣介質(zhì)包圍，是浮空的，所以稱為“浮柵”。

FAMOS管的浮柵上初始狀態(tài)是沒有電荷的，處于截止?fàn)顟B(tài)，當(dāng)浮柵上有足夠的電荷時，處于導(dǎo)通狀態(tài)。這兩種狀態(tài)分別代表存有“0”和“1”。Floating-gateAvalance-injectionMOS浮柵雪崩注入MOSN-subSiP+P+SDP溝FAMOS297.3.2FAMOS結(jié)構(gòu)存儲單元

2.FAMOS浮柵充電原理0V-30VΘΘΘΘΘN-subSiP+P+SD漏極加較高的負(fù)電壓時，漏區(qū)pn結(jié)溝道一側(cè)表面的耗盡層中發(fā)生雪崩倍增，由此產(chǎn)生的高能電子越過Si-SiO2界面勢壘，并在SiO2中電場作用下進(jìn)入浮柵，當(dāng)浮柵帶上足夠多的負(fù)電荷時，MOS管處于導(dǎo)通態(tài)。N-subSiP+P+ΘΘΘSD307.3.2FAMOS結(jié)構(gòu)存儲單元

3.FAMOS存儲單元陣列X0Xn-1Y0Ym-1VS每個存儲單元有一個普通MOS管和一個FAMOS管組成。普通MOS管作為門控管，其柵極為字線，漏及為位線，是存儲單元數(shù)據(jù)輸入輸出端口。317.3.3SIMOS結(jié)構(gòu)存儲單元

1.SIMOS器件結(jié)構(gòu)

Stacked-gateInjectionMOS迭柵注入MOSP-subSiN+N+N溝SIMOS管SDG

SIMOS管是雙層多晶柵結(jié)構(gòu)，下層多晶稱為“浮柵”，上層多晶為控制柵。

SIMOS管的浮柵上沒有電荷時，開啟電壓較低，當(dāng)浮柵上有負(fù)電荷時，開啟電壓升高。因而，控制柵接高電平時，就有導(dǎo)通和截止之分，分別代表存有“0”和“1”。327.3.3SIMOS結(jié)構(gòu)存儲單元

2.SIMOS浮柵充電原理P-subSiN+N+SDGP-subSiN+N+SDGΘΘΘ

在漏和源之間加較高的電壓，使電子加速，“熱電子”能量超過SiO2-Si界面勢壘，再借助于控制柵G上附加的正電壓，電子注入到浮柵中，浮柵帶負(fù)電，開啟電壓變高。+V+VVss337.3.3SIMOS結(jié)構(gòu)存儲單元

3.SIMOS存儲單元陣列每個存儲單元有SIMOS管組成。其控制柵極為字線，漏極是存儲單元數(shù)據(jù)輸入輸出端口，為位線。X0Xn-1Y0Ym-1VS34§7-4EEPROM

EEPROM（電可擦除可編程ROM——Electrically

Erasable-ProgrammableRead-OnlyMemory）35

思考題

1.EEPROM的特點是什么？

2.EEROM是如何存儲信息“0”和信息“1”的？367.4.1EEPROM的特點用戶可以根據(jù)具體需要對EEPROM存儲的信息進(jìn)行擦除和重寫。

擦除和寫入可以在線進(jìn)行，也可以使用專用編程器進(jìn)行。

信息可以一次全部擦寫，也可以逐字、逐位或分區(qū)擦寫；擦寫過程需要較高電壓，目前一般在片內(nèi)產(chǎn)生。信息寫入后掉電不丟失。

由于EEPROM在線擦寫速度較慢，一般用來存儲需要在線更改且相對固定的信息。377.4.2Flotox結(jié)構(gòu)存儲單元

1.Flotox

器件結(jié)構(gòu)

Floating-gate

tunneloxide浮柵隧道氧化物P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk浮柵延長區(qū)的下面有一個超薄氧區(qū)（隧道氧化層），超薄氧區(qū)下面是由離子注入形成的埋N+區(qū)，埋N+區(qū)與MOS管的漏區(qū)相連，控制柵覆蓋浮柵。387.4.2Flotox結(jié)構(gòu)存儲單元

2.F-N隧道效應(yīng)

(Fowler-Nordheim)當(dāng)隧道氧化層中的電場達(dá)到107V/cm以上時，電子可以穿越隧道氧化層，對浮柵充電或使浮柵放電（決定于電場方向），過程可逆。P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk397.4.2Flotox結(jié)構(gòu)存儲單元

3.浮柵充電當(dāng)控制柵與漏之間加較高的正向電壓時，漏區(qū)電子穿越隧道氧化層到達(dá)浮柵，使浮柵充上負(fù)電荷，開啟電壓升高。

此時，當(dāng)控制柵加正常高電平時，MOS管不能導(dǎo)通。P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk407.4.2Flotox結(jié)構(gòu)存儲單元

4.浮柵放電P-subSiN+SDGN+埋N+P-subSiN+SDGN+埋N+FFkk當(dāng)漏與控制柵之間加較高的負(fù)向電壓時，浮柵中的負(fù)電荷穿越隧道氧化層放電到漏區(qū)，開啟電壓下降。

此時，當(dāng)控制柵加正常高電平時，MOS管導(dǎo)通。417.4.2Flotox結(jié)構(gòu)存儲單元

5.Flotox結(jié)構(gòu)的

存儲單元陣列X0Xn-1VSY0Ym-1D0DkVCG

EEPROM的擦寫方式有多種，不同的擦寫方式有不同的陣列連接方式。427.4.3MNOS結(jié)構(gòu)存儲單元

1.MNOS

器件結(jié)構(gòu)

Metal-Nitride-Oxide-Silicon

SiO2和Si3N4界面處存在密度很高界面能級，這些能級對電子起陷阱作用。P-subSiN+N+SDGpolySi3N4SiO2437.4.3MNOS結(jié)構(gòu)存儲單元

2.直接隧道效應(yīng)在一定電場作用下，硅中的電子穿過SiO2禁帶直接進(jìn)入SiO2和Si3N4界面能級陷阱中，或者界面能級陷阱中俘獲的電子穿過SiO2禁帶直接進(jìn)入硅中，這種現(xiàn)象被稱作直接隧道效應(yīng)。P-subSiN+N+SDGpolySi3N4SiO2447.4.3MNOS結(jié)構(gòu)存儲單元

3.MNOS結(jié)構(gòu)的

存儲單元陣列X0Xn-1Y0Ym-1VSVG457.4.4片內(nèi)高壓產(chǎn)生電路（電荷泵）VddVppClk

利用電容的自舉作用將電壓逐級升高，采用適當(dāng)?shù)募墧?shù)達(dá)到要求值。

為了方便用戶在線編程，通常設(shè)計片內(nèi)自產(chǎn)生高壓電路。46§7-5SRAM

SRAM（靜態(tài)隨機(jī)存取存儲器——StaticRandom-Access

Memory）47

思考題

1.SRAM的特點是什么？

2.SRAM是如何存儲信息“0”和信息“1”的？

3.SRAM讀出放大器的作用是什么？

4.多端口SRAM的優(yōu)點是什么？487.5.1SRAM的特點

SRAM是數(shù)字系統(tǒng)的重要組成部分，即使不同的系統(tǒng)也可以使用相同的SRAM，因此SRAM是一種能大量生產(chǎn)的標(biāo)準(zhǔn)電路，目前嵌入式SRAM也占有相當(dāng)重要地位。

數(shù)字系統(tǒng)可根據(jù)需要在工作中對SRAM存儲的信息隨時進(jìn)行讀取和重新寫入。SRAM的核心部分是一個雙穩(wěn)態(tài)觸發(fā)器存儲單元，存儲的信息在掉電后將全部丟失，一般用來存儲臨時緩存數(shù)據(jù)。497.5.2

SRAM存儲單元電路

SRAM的存儲單元是一個雙穩(wěn)態(tài)RS觸發(fā)器。WBBWBBWBB507.5.3

SRAM存儲單元工作原理單元被選中時，字線(W)為“1”，打開門控管；位線（數(shù)據(jù)通路）被打開。WBB

寫入時，外部送到位線(B和B)的數(shù)據(jù)強(qiáng)迫雙穩(wěn)態(tài)單元處于對應(yīng)的一個穩(wěn)態(tài)。

讀出時，單元中存儲的數(shù)據(jù)經(jīng)過打開的門控管傳到位線(B和B)輸出。字線恢復(fù)為“0”，數(shù)據(jù)通路關(guān)閉，讀或?qū)戇^程結(jié)束。51WBB7.5.4

SRAM存儲單元版圖

SRAM存儲陣列中的每個單元均是相同的，

每個單元都有公共的電源和地線，每行上的單元有公共的字線，

每列上的單元有公共的位線。因此，單元版圖設(shè)計時，因考慮公用端的銜接，減小單元面積。527.5.5

SRAM的數(shù)據(jù)輸入/輸出電路DinBBDoutW/Rbuf1buf2buf寫:

W/R為“1”時，輸入三態(tài)緩沖器buf1和buf2打開，數(shù)據(jù)Din被傳送到位線B和B；同時輸出三態(tài)緩沖器buf被鎖住，輸出保持原來數(shù)據(jù)Dout。讀：W/R為“0”時，輸入三態(tài)緩沖器buf1和buf2被鎖住，輸出三態(tài)緩沖器buf被打開，被選存儲單元送到位線B和B上的數(shù)據(jù)被輸出到Dout。537.5.6SRAM的讀出放大電路

由于追求存儲單元單元面積小、功耗低，器件尺寸設(shè)計的較小，因而驅(qū)動能力很弱，然而位線上寄生電容又較大，因此數(shù)據(jù)輸出時在字線上產(chǎn)生的信號很弱，必須經(jīng)過放大。同時應(yīng)還采用提高速度、降低功耗措施。

為“0”時，放大器與地斷路，降低功耗；同時平衡預(yù)充電路使放大器兩端B和B平衡并預(yù)充為“1”。為“1”時平衡電路關(guān)閉，放大器工作。BB平衡預(yù)充電路放大器電路VDD547.5.7

SRAM整體結(jié)構(gòu)電路示意圖W/REnDin1Dout1DinxDoutx557.5.8

單端口SRAM的特點

單端口SRAM是發(fā)展最早的一類SRAM。讀和寫共用一套地址譯碼電路和數(shù)據(jù)字線，結(jié)構(gòu)簡單、面積小，廣泛應(yīng)用于各種數(shù)字系統(tǒng)。由于結(jié)構(gòu)限制，單端口SRAM一次只能為一項任務(wù)提供讀或?qū)懙脑L問。因此，作為共享存儲器時，不能快速、及時地被系統(tǒng)充分利用，對提高系統(tǒng)速度不利。

存儲單元設(shè)計時，同時應(yīng)考慮讀與寫需求之間的矛盾。WBB567.5.9

多端口SRAM單元

1.1讀1寫兩端口單元WaBaBaBbWb577.5.9

多端口SRAM單元

2.2讀1寫三端口單元WaBaBaBcBbWbWc587.5.10

多端口SRAM的特點多端口SRAM可以有多套地址譯碼電路和多套數(shù)據(jù)位線分別與每個端口對應(yīng)，作為共享存儲器時，可以為系統(tǒng)多項任務(wù)同時提供讀和寫的訪問。

但是，不允許對同一存儲單元同時進(jìn)行多個寫，也不能對同一存儲單元同時讀和寫。

由于讀寫位線分離，避免了讀寫對單元要求的矛盾。59§7-6DRAM

DRAM（動態(tài)隨機(jī)存取存儲器——DynamicRandom-Access

Memory）60

思考題

1.DRAM的特點是什么？

2.DRAM是如何存儲信息“0”和信息“1”的？

2.DRAM為什么需要讀出再生放大器？617.6.1DRAM的特點

DRAM是RAM中的另一大類，其特點是信息以電荷的形式存儲在MOS器件的柵電容或電路的節(jié)點電容上。單元面積小，集成度高，是集成電路階段發(fā)展的代表性產(chǎn)品。

由于節(jié)點的漏電，DRAM存儲的電荷（信息）會逐漸消失，為了使信息得以保存，必須定時再生。

掉電后，DRAM存儲信息將全部丟失。627.6.2DRAM單管存儲單元的結(jié)構(gòu)

單管存儲單元由一個門控MOS管和一個電容組成。

電容Cs由柵電容（主要部分）和pn結(jié)電容構(gòu)成。工作時，柵電容的上電極多晶硅端接VDD，使P型襯底表面形成反型層，形成電容的下電極，它與MOS管的源極相連。信息存儲在電容Cs上。WVDDBWBP-subCs637.6.3DRAM單管存儲單元的工作原理

1.信息的寫入

要寫入的數(shù)據(jù)由輸入電路加到選中單元的位線（B）上；被選中單元的字線（W）上加高電平，電容Cs通過打開的門控管被充電或放電；字線（W）回落到低電平，門控管截止，信息就被存儲在Cs上（有電荷或無電荷）。WVDDBWBP-subCs647.6.3DRAM單管存儲單元的工作原理

2.信息的讀出被選中單元的字線（W）上加高電平，門控管打開，電容Cs上有電荷或無電荷的狀態(tài)通過MOS管被送到位線（B）上，即Cs上原存儲的數(shù)據(jù)被讀出；WVDDBWBP-subCs657.6.4DRAM存儲陣列W0B0B1B2B3W1W2W3667.6.5DR