邏輯門內(nèi)容提要：（1）數(shù)字電路的基本邏輯單元——門電路，及其對(duì)應(yīng)的邏輯運(yùn)算與圖形描述符號(hào)

。（2）三態(tài)邏輯門和集電極開路輸出門

。（3）TTL集成門的電路簡(jiǎn)介、邏輯功能、外特性和性能參數(shù)

。（4）CMOS集成門的邏輯功能、外特性和性能參數(shù)。

1主要內(nèi)容：與、或、非三種基本邏輯運(yùn)算與、或、非三種基本邏輯門的邏輯功能邏輯門真值表的列法畫各種邏輯門電路的輸出波形基本邏輯門重點(diǎn)：基本邏輯運(yùn)算基本邏輯門的邏輯功能2在邏輯代數(shù)中，最基本的邏輯運(yùn)算有與、或、非三種

。最基本的邏輯關(guān)系有三種：與邏輯關(guān)系、或邏輯關(guān)系、非邏輯關(guān)系。實(shí)現(xiàn)基本邏輯運(yùn)算和常用復(fù)合邏輯運(yùn)算的單元電路稱為邏輯門電路。

3與門實(shí)現(xiàn)“與”運(yùn)算的電路稱為與邏輯門，簡(jiǎn)稱與門

。邏輯與運(yùn)算可用開關(guān)電路中兩個(gè)開關(guān)相串聯(lián)的例子來(lái)說(shuō)明。4“與”運(yùn)算的邏輯表達(dá)式為：F=AB“與”運(yùn)算真值表:“與”邏輯的運(yùn)算規(guī)律為：5

與門的邏輯符號(hào):國(guó)內(nèi)符號(hào)國(guó)際符號(hào)例2-2:

向2輸入與門輸入圖示的波形，求其輸出波形F。

解：

6或門實(shí)現(xiàn)“或”運(yùn)算的電路稱為或邏輯門，簡(jiǎn)稱或門

。邏輯或運(yùn)算可用開關(guān)電路中兩個(gè)開關(guān)相并聯(lián)的例子來(lái)說(shuō)明7“或”運(yùn)算的邏輯表達(dá)式為：F=A+B“或”運(yùn)算真值表:“或”邏輯的運(yùn)算規(guī)律為：8或門的邏輯符號(hào):例2-4:

向2輸入或門輸入圖示的波形，求其輸出波形F。

解：

9非門實(shí)現(xiàn)“非”運(yùn)算的電路稱為非邏輯門，簡(jiǎn)稱非門

。邏輯“非”運(yùn)算可用圖（a）中的開關(guān)電路來(lái)說(shuō)明。在圖（b）中，若令A(yù)表示開關(guān)處于常開位置，則A非表示開關(guān)處于常閉位置。10“非”運(yùn)算的邏輯表達(dá)式為：“非”運(yùn)算真值表:“非”邏輯的運(yùn)算規(guī)律為：11非門的邏輯符號(hào):例2-5:

向非門輸入圖示的波形，求其輸出波形F。

解：

12集成非門簡(jiǎn)介一、TTL反相器TTL反相器的工作原理A為高電平：T1倒置運(yùn)用，VB1＝2.1V，T2、T5飽和，VC2＝0.9V，T4截止，L為低電平。即A＝1，L＝0。b)A為低電平：T1深飽和運(yùn)用，VB1＝0.9V，T2、T5截止，T4導(dǎo)通（放大狀態(tài)），L為高電平。即A＝0，L＝1。13CMOS非門電路由NMOS和PMOS兩種場(chǎng)效應(yīng)管組成的邏輯電路稱為互補(bǔ)MOS，即CMOS電路。CMOS反相器電路（P285，圖11-21）注意：圖中FET均為增強(qiáng)型

CMOS反相器的開關(guān)模型

1414復(fù)合邏輯門與非、或非、異或、同或的復(fù)合邏輯運(yùn)算與非門、或非門的邏輯功能異或門、同或門的邏輯功能各種復(fù)合邏輯門的真值表描述及輸出波形主要內(nèi)容：15基本邏輯運(yùn)算的復(fù)合叫做復(fù)合邏輯運(yùn)算。而實(shí)現(xiàn)復(fù)合邏輯運(yùn)算的電路叫復(fù)合邏輯門。最常用的復(fù)合邏輯門有與非門、或非門、與或非門和異或門等。16與非門“與”運(yùn)算后再進(jìn)行“非”運(yùn)算的復(fù)合運(yùn)算稱為“與非”運(yùn)算，實(shí)現(xiàn)“與非”運(yùn)算的邏輯電路稱為與非門。與非門的邏輯關(guān)系表達(dá)式為：與非門的邏輯符號(hào)：“與非”門真值表：17或非門“或”運(yùn)算后再進(jìn)行“非”運(yùn)算的復(fù)合運(yùn)算稱為“或非”運(yùn)算，實(shí)現(xiàn)“或非”運(yùn)算的邏輯電路稱為或非門?；蚍情T的邏輯關(guān)系表達(dá)式為：或非門的邏輯符號(hào)：“或非”門真值表：18異或門實(shí)現(xiàn)“異或”邏輯運(yùn)算的邏輯電路稱為異或門。異或門的邏輯關(guān)系表達(dá)式為：異或門的邏輯符號(hào)：“異或”門真值表：19同或門“異或”運(yùn)算之后再進(jìn)行“非”運(yùn)算，則稱為“同或”運(yùn)算。實(shí)現(xiàn)“同或”邏輯運(yùn)算的邏輯電路稱為同或門。同或門的邏輯關(guān)系表達(dá)式為：同或門的邏輯符號(hào)：“同或”門真值表：2021集成復(fù)合門電路一、TTL與非門電路多發(fā)射極管T1的二極管等效電路TTL與非門集成電路主要有：74LS00，74LS10，74LS20和74LS30等。典型的TTL與非門電路圖21

TTL與非門電路的低電平輸出工作狀態(tài)2222TTL與非門電路的高電平輸出工作狀態(tài)2323TTL門電路的灌電流工作狀態(tài)

TTL與非門灌電流負(fù)載能力受限于低電平扇出系數(shù)

2424TTL門電路的拉電流工作狀態(tài)

拉電流負(fù)載能力受限于高電平扇出系數(shù)

2525TTL或非門電路

TTL或非門集成電路有74LS02、74LS27等。2626TTL與或非門電路TTL與或非門集成電路有74LS54、74LS55等。2727肖特基TTL與非門電路肖特基箝位晶體管，簡(jiǎn)稱肖特基晶體管。肖特基TTL門電路2828CMOS門電路

場(chǎng)效應(yīng)管的開關(guān)模型：場(chǎng)效應(yīng)管像一個(gè)開關(guān)，它有無(wú)窮大的“斷開”電阻和有限的“導(dǎo)通”電阻Ron

NMOS管符號(hào)PMOS管符號(hào)2929CMOS與非門電路

CMOS電路特點(diǎn)：互補(bǔ)CMOS結(jié)構(gòu)的上拉和下拉網(wǎng)絡(luò)互為對(duì)偶網(wǎng)絡(luò)，這意味著在上拉網(wǎng)絡(luò)中并聯(lián)的PMOS管相應(yīng)于在下拉網(wǎng)絡(luò)中NMOS管的串聯(lián)。3030CMOS或非門電路CMOS或非門電路：3131CMOS門電路的構(gòu)成規(guī)則一個(gè)CMOS門是由上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)的組合而成的。當(dāng)邏輯門的輸出為邏輯1時(shí)，它將提供一條在輸出和VDD之間的通路。當(dāng)邏輯門的輸出為邏輯0時(shí)，在輸出和地之間提供一條通路。上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)是以相互排斥的方式構(gòu)成的下拉網(wǎng)絡(luò)由NMOS管構(gòu)成，而上拉網(wǎng)絡(luò)由PMOS管構(gòu)成。3232由上拉網(wǎng)絡(luò)和下拉網(wǎng)絡(luò)組成的互補(bǔ)邏輯門：一個(gè)互補(bǔ)CMOS結(jié)構(gòu)的上拉和下拉網(wǎng)絡(luò)互為對(duì)偶網(wǎng)絡(luò)，這意味著在上拉網(wǎng)絡(luò)中并聯(lián)的PMOS管相應(yīng)于在下拉網(wǎng)絡(luò)中NMOS管的串聯(lián)，反之亦然。33333434例11-3：利用互補(bǔ)CMOS邏輯合成一個(gè)CMOS復(fù)合門電路，其功能為：

解：

下拉網(wǎng)絡(luò)識(shí)別子電路3535設(shè)計(jì)完整的門電路如下：3636其它邏輯門主要內(nèi)容三態(tài)邏輯門的邏輯功能含有三態(tài)邏輯門電路的分析集電極開路輸出邏輯門的邏輯功能集電極開路輸出邏輯門的應(yīng)用重點(diǎn)三態(tài)邏輯門、集電極開路的邏輯功能和應(yīng)用37三態(tài)邏輯門三態(tài)輸出門（簡(jiǎn)稱TS門）有三種邏輯狀態(tài)，即0、1、Z。第三種狀態(tài)為高阻狀態(tài)(Z)，或禁止?fàn)顟B(tài)。三態(tài)邏輯門符號(hào)：高電平有效的三態(tài)門真值表：控制端EN高電平有效

控制端EN低電平有效

38三態(tài)門的應(yīng)用：三態(tài)門用于總線傳輸：用三態(tài)門實(shí)現(xiàn)數(shù)據(jù)雙向傳輸：總線傳輸雙向傳輸39集電極開路邏輯門集電極開路門，簡(jiǎn)稱OC門。其特點(diǎn)是門電路內(nèi)部輸出三極管的集電極開路。在使用時(shí)，必須外接“上拉電阻RP”。OC與非門的邏輯符號(hào)：兩個(gè)OC門輸出端可以直接相連，實(shí)現(xiàn)“線與”功能。40OC門用來(lái)實(shí)現(xiàn)電平轉(zhuǎn)換：OC門用做驅(qū)動(dòng)器：41集電極開路門與三態(tài)門電路一、集電極開路的TTL與非門電路42常用型號(hào)：74LS01、74LS03、74LS12等。42OC門輸出并聯(lián)接法：實(shí)現(xiàn)了“線與”功能。4343OC門外接上拉電阻RP的計(jì)算方法：4444三態(tài)輸出門電路

三態(tài)輸出門是在普通門電路的基礎(chǔ)上增加控制電路所形成的?？刂贫薊N高電平有效

控制端EN低電平有效

4545集成電路邏輯門的參數(shù)及應(yīng)用TTL和CMOS集成邏輯門概述各種TTL系列門電路的特性比較集成電路邏輯門的性能指標(biāo)TTL與CMOS兩種集成電路在混合應(yīng)用時(shí)的接口主要內(nèi)容：46概述

把若干個(gè)有源器件和無(wú)源器件及其連線，按照一定的功能要求，制作在一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門。集成電路的優(yōu)點(diǎn)：如體積小、耗電省、重量輕、可靠性高數(shù)字集成電路的規(guī)模一般是根據(jù)門的數(shù)目來(lái)劃分的：有SSI，MSI，LSI，VLSI等。集成電路邏輯門按照組成的有源器件可分為兩大類：TTL門，MOS門，后者主要是CMOS門。47TTL集成電路邏輯門TTL門電路由雙極型三極管構(gòu)成，其特點(diǎn)是速度快、抗靜電能力強(qiáng)，但其功耗較大，不適宜做成大規(guī)模集成電路。TTL門電路有74（民用）和54（軍用）兩大系列，每個(gè)系列中又有若干子系列。圖2-377400引腳配置及DIP封裝外形圖引腳及封裝P38封裝形式：雙列直插和表面貼裝4854系列與74系列的比較：TTL系列速度及功耗的比較:

49CMOS集成電路邏輯門CMOS集成門電路由場(chǎng)效應(yīng)管構(gòu)成，它的特點(diǎn)是集成度高、功耗低，但速度較慢、抗靜電能力差。同TTL門電路一樣，CMOS門電路也有74和54兩大系列。74系列5VCMOS門電路的基本子系列如下：74HC和74HCT：高速CMOS（High-speedCMOS），T表示和TTL直接兼容。74AC和74ACT：先進(jìn)CMOS（AdvancedCMOS），它們提供了比TTL系列更高的速度和更低的功耗。74AHC和AHCT：先進(jìn)高速CMOS（AdvancedHigh-speedCMOS）。74系列3.3VCMOS門電路的基本子系列如下：74LVC：低壓CMOS（Lower-voltageCMOS）。74ALVC：先進(jìn)低壓CMOS（AdvancedLower-voltageCMOS）。50集成電路門的性能參數(shù)數(shù)字集成電路的性能參數(shù)主要包括：直流電源電壓輸入/輸出邏輯電平輸入/輸出電流扇出系數(shù)傳輸延時(shí)功耗51標(biāo)準(zhǔn)TTL門的輸入/輸出邏輯電平:Unallowed52傳輸延遲時(shí)間tpd

tPHL和tPLH的定義:53扇入和扇出系數(shù)“拉電流”工作狀態(tài):（相對(duì)驅(qū)動(dòng)門來(lái)說(shuō)的)“灌電流”工作狀態(tài):扇入系數(shù)：指一個(gè)門電路所能允許的輸入端個(gè)數(shù)。扇出系數(shù)：一個(gè)門電路所能驅(qū)動(dòng)的同類門電路輸入端的最大數(shù)目。扇出系數(shù)的計(jì)算公式為：54TTL與CMOS集成電路的接口*TTL門與CMOS門的連接條件表2-13TTL門與CMOS門的連接條件驅(qū)動(dòng)門負(fù)載門VOH(min)＞VIH(min)VOL(max)＜VIL(max)IOH＞IIHIOL＞IIL

55TTL與CMOS集成電路的接口*（續(xù)）TTL門與CMOS門連接的原則1、凡是滿足表2-13的連接條件的，TTL門和CMOS門可以直接連接。圖2-41TTL驅(qū)動(dòng)門與CMOS負(fù)載門的連接

2、凡是和TTL門兼容的CMOS門（如74HCT××和74ACT××系列CMOS門）可以和TTL的輸出端直接連接，不必外加元器件。3、TTL門和CMOS門不能直接連接的，必須外接接口電路。例：輸出加上拉電阻，提高VO1H56接口電路（續(xù)）1）直接驅(qū)動(dòng)2)加上拉電阻3）加集電極開路門4）加專用接口芯片CD4010B是具有兩種電源的CMOS緩沖器57負(fù)載驅(qū)動(dòng)電路抗干擾措施1、直接驅(qū)動(dòng)2、驅(qū)動(dòng)門并聯(lián)*注意均流3、加功率放大電路1、多余端的處理2、電源去耦濾波電路3、正確接地58譯碼器主要內(nèi)容譯碼器的概念由門電路構(gòu)成的三位二進(jìn)制譯碼器三位二進(jìn)制集成譯碼器74LS138二-十進(jìn)制集成譯碼器74LS42用集成譯碼器構(gòu)成組合邏輯電路共陰極和共陽(yáng)極數(shù)碼顯示管顯示譯碼器74LS47、74LS48和CD451159把具有特定含義的二進(jìn)制代碼“翻譯”成數(shù)字或字符的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器是一個(gè)多輸入，多輸出的組合邏輯電路，根據(jù)功能可分為：二進(jìn)制譯碼器、BCD碼譯碼器和顯示譯碼器。

譯碼器功能框圖如下圖所示：

譯碼器的概念60二進(jìn)制譯碼器二進(jìn)制譯碼器通常有n個(gè)輸入端，2n個(gè)輸出端，并且每一個(gè)輸出端對(duì)應(yīng)一個(gè)n個(gè)輸入端組成的最小項(xiàng)。

常見的MSI集成譯碼器有2線-4線、3線-8線和4線-16線譯碼器。61由真值表（P88）可得輸出邏輯函數(shù)表達(dá)式：三位二進(jìn)制譯碼器的邏輯電路圖如圖所示。

62常用的集成三位二進(jìn)制(3線-