數(shù)字電路的基礎知識數(shù)字信號和模擬信號電子電路中的信號模擬信號數(shù)字信號時間連續(xù)的信號時間和幅度都是離散的1模擬信號：tu正弦波信號t鋸齒波信號u2研究模擬信號時，我們注重電路輸入、輸出信號間的大小、相位關系。相應的電子電路就是模擬電路，包括交直流放大器、濾波器、信號發(fā)生器等。在模擬電路中，晶體管一般工作在放大狀態(tài)。3數(shù)字信號：數(shù)字信號產(chǎn)品數(shù)量的統(tǒng)計。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：tu4研究數(shù)字電路時注重電路輸出、輸入間的邏輯關系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達式及波形圖表示。在數(shù)字電路中，三極管工作在開關狀態(tài)，即工作在飽和和截止狀態(tài)。5第二章門電路和組合邏輯電路§2.1概述§2.2分離元件門電路

§2.3TTL集成門電路§2.4MOS門電路§2.5邏輯代數(shù)

§2.6組合邏輯電路分析§2.7利用小規(guī)模集成電路設計組合電路§2.8幾種常用的中規(guī)模組件6§2.1概述在數(shù)字電路中，門電路是最基本的邏輯元件。門電路的輸入信號于輸出信號之間存在一定的邏輯關系，所以門電路又稱邏輯門電路。門電路是用以實現(xiàn)邏輯關系的電子電路，與基本邏輯關系相對應，門電路主要有：與門、或門、與非門、或非門、異或門等。在數(shù)字電路中，門電路的輸入輸出信號都是用電位（電平）的高低來表示。一般用高電平代表1、低點平代表0，即所謂的正邏輯系統(tǒng)。7ViVoKVccR100VVcc只要能判斷高低電平即可K開------Vo=1,輸出高電平K合------Vo=0,輸出低電平可用三極管代替8R1R2AF+uccuAtuFt+ucc0.3V三極管的開關特性（截止區(qū)—飽和區(qū)）：截止飽和9§2.2分離元件門電路一、二極管與門FD1D2AB+12V10“與與””邏邏輯輯A、、B、、C都都具具備備時時，，事事件件F才才發(fā)發(fā)生生。。EFABC&ABCF邏輯輯符符號號11F=A??B??C邏輯輯式式邏輯乘法邏輯與AFBC00001000010011000010101001101111真值值表表12二、、二二極極管管或或門門FD1D2AB-12V13“或或””邏邏輯輯A、、B、、C只只有有一一個個具具備備時時，，事事件件F就就發(fā)發(fā)生生。。1ABCF邏輯輯符符號號AEFBC14F=A+B+C邏輯輯式式邏輯加法邏輯或AFBC00001001010111010011101101111111真值值表表15R1DR2AF+12V+3V三、、三三極極管管非非門門嵌位位二二極極管管16“非非””邏邏輯輯A具具備備時時，，事事件件F不不發(fā)發(fā)生生；；A不不具具備備時時，，事事件件F發(fā)發(fā)生生。。邏輯輯符符號號AEFRAF17邏輯輯式式邏輯非邏輯反真值值表表AF011018R1DR2F+12V+3V三極管非門D1D2AB+12V二極管與門與非非門門19幾種種常常用用的的邏邏輯輯關關系系邏邏輯輯“與與””、、““或或””、、““非非””是是三三種種基基本本的的邏邏輯輯關關系系，，任任何何其其它它的的邏邏輯輯關關系系都都可可以以以以它它們們?yōu)闉榛A礎表表示示。。與非非：：條件件A、、B、、C都都具具備備，，則則F不不發(fā)發(fā)生生。。&ABCF20或非：條件A、B、C任一一具備，則則F發(fā)生生。1ABCF異或：條件A、B有一個具具備，另一一個不具備備則F發(fā)發(fā)生。=1ABCF21分離元件門門電路缺點點1、體積大大、工作不不可靠。2、需要不不同電源。。3、各種門門的輸入、、輸出電平平不匹配。。22§2.3TTL集集成門電路路一、TTL與非門的的基本原理理與分離元件件電路相比比，集成電電路具有體體積小、可可靠性高、、速度快的的特點，而而且輸入、、輸出電平平匹配，所所以早已廣廣泛采用。。根據(jù)電路路內(nèi)部的結結構，可分分為DTL、TTL、HTL、MOS管集成門電電路。23+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL與非非門的內(nèi)部部結構&ABCF24+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一輸輸入為低電電平（0.3V）時時“0”1V不足以讓T2、T5導通三個PN結導通需2.1V25+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一輸輸入為低電電平（0.3V）時時“0”1Vuouo=5-uR2-ube3-ube43.6V高電平！26+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、輸入全全為高電平平（3.4V）時“1”全導通電位被嵌在2.1V全反偏1V截止272、輸入全全為高電平平（3.4V）時+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和uF=0.3V此電路281、電壓傳傳輸特性二、TTL與非門門的特性和和技術參數(shù)數(shù)測試電路&+5Vuiu029u0(V)ui(V)123UOH(3.4V)UOL(0.3V)傳輸特性曲曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸輸特性輸出高電平平輸出低電平平30（1）輸出出高電平UOH、輸出低電電平UOLUOH2.4VUOL0.4V便認認為合格。。典型值UOH=3.4VUOL0.3V。(2)閾閾值電壓壓UTui<UT時，認為ui是低電平。。ui>UT時，認為ui是高電平。。UT=1.4V312、輸入、、輸出負載載特性&&？（1）前后后級之間電電流的聯(lián)系系32+5VR4R2R5T3T4R1T1+5V前級輸出為為高電平平時前級后級反偏流出前級電流IOH（拉電流））33前級輸出為為低電平平時+5VR2R13kT2R3T1T5b1c1R1T1+5V前級后級流入前級的的電流IOL約1.4mA(灌電流)34關于電流的的技術參數(shù)數(shù)35（2）扇出出系數(shù):與非門電路路輸出驅動動同類門的的個數(shù)+5VR4R2R5T3T4T1前級T1T1IiH1IiH3IiH2IOH前級輸出為為高電平時時例如：36+5VR2R13kT2R3T1T5b1c1前級IOLIiL1IiL2IiL3前級輸出為為低電平平時37輸出低電平平時，流入入前級的電電流（灌電電流）：輸出高電平平時，流出出前級的電電流（拉電電流）：與非門的扇扇出系數(shù)一一般是10。381、懸空的的輸入端相相當于接高高電平。2、為了防防止干擾，，可將懸空空的輸入端端接高電平平。說明39（3）平均均傳輸時間間tuiotuoo50%50%tpd1tpd2平均傳輸時時間40三、其它它類型的TTL門電電路（三態(tài)態(tài)門）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE---控制端41+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止42+5VFR4R2R1T2R5R3T3T4T1T5ABDE10導通截止截止高阻態(tài)43&ABF符號功能表低電平起作用44&ABF符號功能表高電平起作用45E1E2E3公用總線０１０三態(tài)門主要要作為TTL電路與與總線間的接口電路用途：E1、E2、E3分時接入高高電平46§2.4MOS門門電路半導體集成成門電路按導電類型型分為：雙極型（TTL)(雙極型型晶體管））MOS型（絕緣柵場場效應管））（單極型型晶體管））MOS型：：優(yōu)點：制制造工藝簡簡單、集成成度高、功功耗低、抗抗干擾能力強強，便于向向大規(guī)模集集成電路發(fā)發(fā)展。缺點：工作作速度較低低。47一、場效應應晶體管場效應管與與雙極型晶晶體管不同同，它是多多子導電，，輸入阻抗抗高，溫度度穩(wěn)定性好好。結型場效應應管JFET絕緣柵型場場效應管MOS場效應管有有兩種:481、絕絕緣柵場效效應管:（1）結構構和電路符符號PNNGSDP型基底兩個N區(qū)SiO2絕緣層49PNNGSD金屬鋁導電溝道GSDN溝道增強型型50NPPGSDGSDP溝道增強型型51P溝道耗盡型型NPPGSDGSD予埋了導電電溝道52（2）MOS管的工作原原理以N溝道增增強型為例例PNNGSDUDSUGS53PNNGSDUDSUGSUGS=0時D-S間相當于兩個反接的PN結ID=0對應截止區(qū)區(qū)54PNNGSDUDSUGSUGS>0時UGS足夠大時（UGS>VT）感應出足夠多電子，這里以電子導電為主出現(xiàn)N型的導電溝道。感應出電子子VT稱為閾值電電壓55PNNGSDUDSUGSUGS較小時，導導電溝道相相當于電阻阻將D-S連接起來來，UGS越大此電阻阻越小。56PNNGSDUDSUGS當UDS不太大時，，導電溝道道在兩個N區(qū)間是均均勻的。當UDS較大時，靠靠近D區(qū)的的導電溝道道變窄。57PNNGSDUDSUGSUDS增加，UGS=VT時，靠近D端的溝道道被夾斷，，稱為予夾夾斷。夾斷后ID呈恒流特性。ID58（3）增強強型N溝道道MOS管的特性曲曲線轉移特性曲曲線0IDUGSVT59輸出特性曲曲線IDUDS0UGS>060二、NMOS門電電路1、NMOS“非””門電路0UDSIDuiuoUCCR負載線ui=“1”ui=“0”uo=“0”uo=“1”61uiuoUCCuiuoUCC實際結構？等效結構622、”與非非”門電路路AYUCCB632、”或非非”門電路路AYUCCB64三、CMOS反相相器（互補補對稱）UCCST2DT1AFNMOS管PMOS管CMOS電路65UCCST2DT1uiuoui=0截止ugs2=UCC導通u０=“１”1、“非””門電路66UCCST2DT1uiuoui=１導通截止u０=“０”672、“與非非”門電路路（略）3、“或非非”門電路路（略）68三、CMOS電路的優(yōu)點點１、靜態(tài)功功耗小。２、允許電電源電壓范范圍寬（318V）。3、扇出系系數(shù)大，抗抗噪容限大大。69§2.5邏邏輯代數(shù)數(shù)一、邏輯代代數(shù)運算法法則在數(shù)字電路路中，我們們要研究的的是電路的的輸入輸出出之間的邏邏輯關系，，所以數(shù)字字電路又稱稱邏輯電路，相應的研研究工具是是邏輯代數(shù)（（布爾代數(shù)數(shù)）。在邏輯代數(shù)數(shù)中，邏輯輯函數(shù)的變變量只能取取兩個值（（二值變量），即0和和1，中間間值沒有意意義，這里里的0和1只表示兩兩個對立的的邏輯狀態(tài)態(tài)，如電位位的低高（（0表示低低電位，1表示高電電位）、開開關的開合合等。701、幾種基基本的邏輯輯運算從三種基本本的邏輯關關系，我們們可以得到到以下邏輯輯運算：0?0=0?1=1??0=01?1=10+0=00+1=1+0=1+1=1712、邏輯代代數(shù)的基本本定律（1）基本本運算規(guī)則則A+0=AA+1=1A?0=0??A=0A??1=A72（2）基本本代數(shù)規(guī)律律交換律結合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A??B+A?CA+B??C=(A+B)(A+C)普通代數(shù)不適用!73（3）吸收收規(guī)則a.原變變量的吸收收：A+AB=A證明：A+AB=A(1+B)=A?1=A利用運算規(guī)規(guī)則可以對對邏輯式進進行化簡。。例如：被吸收74b.反變量量的吸收：：證明：例如：被吸收75c.混合變變量的吸收收：證明：例如：1吸收76(4)反反演定理：：可以用列真真值表的方方法證明：：77二、邏輯輯函數(shù)的表表示法1、真值表表：將輸入入、輸出的的所有可能能狀態(tài)一一一對應地列列出。78請注意n個變量可可以有2n個組合，一一般按二進進制的順序序，輸出與與輸入狀態(tài)態(tài)一一對應應，列出所所有可能的的狀態(tài)。792、邏輯函函數(shù)式把邏輯函數(shù)數(shù)的輸入、、輸出關系系寫成與、或、非等邏輯運算算的組合式式，即邏輯代數(shù)式式，稱為邏輯函數(shù)式式，我們通常常采用“與或”的形式。。比如：若表達式中中的乘積包包含了所有有變量的原原變量或反反變量，則則這一項稱稱為最小項，上式中每每一項都是是最小項。若兩個最小小項只有一一個變量以以原、反區(qū)區(qū)別，稱它它們邏輯相鄰。80邏輯相鄰邏輯相鄰的項可以合并，消去一個因子813、卡諾圖圖：將n個輸入入變量的全全部最小項項用小方塊塊陣列圖表表示，并且且將邏輯相相臨的最小小項放在相相臨的幾何何位置上，，所得到的的陣列圖就就是n變量量的卡諾圖?？ㄖZ圖的每每一個方塊塊（最小項項）代表一一種輸入組組合，并且且把對應的的輸入組合合注明在陣陣列圖的上上方和左方方。82AB0101ABC0001111001兩變量卡諾諾圖三變量卡諾諾圖83ABCD0001111000011110四變量卡諾諾圖單元編號0010，對應于最小項：ABCD=0100時函數(shù)取值函數(shù)取0、1均可，稱為無所謂狀態(tài)。只有一項不同84有時為了方方便，用二二進制對應應的十進制制表示單元元編號。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7單元元取1，其其它取085ABCD0001111000011110864、邏輯圖圖：把相應的邏邏輯關系用用邏輯符號號和連線表表示出來。。&AB&CD1FF=AB+CD87三、邏輯函數(shù)的的化簡1、利用邏邏輯代數(shù)的的基本公式式：例：反變量吸收提出AB=1提出A88例：反演配項被吸收被吸收89？AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！902、利用卡卡諾圖化簡簡：ABC000111100191ABC0001111001AB?92ABC0001111001ABBCF=AB+BC化簡過程：：93利用卡諾圖圖化簡的規(guī)規(guī)則：（1）相臨臨單元的個個數(shù)是2N個，并組成成矩形時，，可以合并并。ABCD0001111000011110AD94ABCD000111100001111095（2）先找找面積盡量量大的組合合進行化簡簡，可以減減少每項的的因子數(shù)。。（3）各最最小項可以以重復使用用。（4）注意意利用無所所謂狀態(tài)，，可以使結結果大大簡簡化。（5）所有有的1都被被圈過后，，化簡結束束。（6）化簡簡后的邏輯輯式是各化化簡項的邏邏輯和(““與或”式式）。96例：化簡F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001111000011110A97例：化簡簡ABCD0001111000011110ABD98例：已知知真值表表如圖，，用卡諾諾圖化簡簡。101狀態(tài)未給出，即是無所謂狀態(tài)。99ABC0001111001化簡時可可以將無無所謂狀狀態(tài)當作作1或0，目的的是得到到最簡結結果。認為是1AF=A100§2.6組組合邏輯輯電路分分析1、由給給定的邏邏輯圖寫寫出邏輯輯關系表表達式。。分析步驟驟：2、用邏邏輯代數(shù)數(shù)或卡諾諾圖對邏邏輯代數(shù)數(shù)進行化化簡。3、列出出輸入輸輸出狀態(tài)態(tài)表并得得出結論論。電路結結構輸入輸出出之間的的邏輯關關系101例：分析析下圖的的邏輯功功能。&&&ABF102真值表相同為““1”不同為““0”同或門=1103例：分析析下圖的的邏輯功功能。&&&&ABF104真值表相同為““0”不同為““1”異或門=1105例：分析析下圖的的邏輯功功能。&2&3&4AMB1F=101被封鎖11106&2&3&4AMB1F=010被封鎖1選通電路路107§2.7組組合邏輯輯電路設設計任務要求求最簡單的的邏輯電電路1、指定定實際問問題的邏邏輯含義義，列出出真值表表(狀狀態(tài)表））。分析步驟驟：2、寫出出邏輯式式并用邏邏輯代數(shù)數(shù)或卡諾諾圖對邏邏輯式進進行化簡簡。3、畫出出邏輯圖圖。108例：設計計三人表表決電路路（A、、B、C）。每每人一個個按鍵，，如果同同意則按按下，不不同意則則不按。。結果用用指示燈燈表示，，多數(shù)同同意時指指示燈亮亮，否則則不亮。。1、首先指明明邏輯符符號取““0”、、“1””的含義義。三個按按鍵A、、B、C按下時時為“1”，不不按時為為“0””。輸出出是F，，多數(shù)贊贊成時是是“1””，否則則是“0”。2、根據(jù)題意意列出邏邏輯狀態(tài)態(tài)表。109邏輯狀態(tài)表3、畫出出卡諾圖圖：110用卡諾圖圖化簡ABC0001111001ABACBC1114、根據(jù)邏輯輯表達式式畫出邏邏輯圖。。&1&&ABBCF112&&&&ABCF若用與非非門實現(xiàn)現(xiàn)113§2.8幾種種常用的的組合邏邏輯組件件常用的組組合部件件的種類類很多，，如加法法器、譯譯碼器、、編碼器器、數(shù)據(jù)據(jù)選擇器器、比較較器、奇奇偶發(fā)生生器及校校驗器等等。它們們應用很很廣泛，，都由中中規(guī)模集集成產(chǎn)品品。一、加法法器（它它是計算算機系統(tǒng)統(tǒng)的基本本部件之之一）11011001+舉例：A=1101,B=1001,計計算A+B011010011114加法運算算的基本本規(guī)則：（1）逢逢二進一一。（2）最最低位是是兩個數(shù)數(shù)最低位位的疊加加，不需需考慮進進位。（3）其其余各位位都是三三個數(shù)相相加，包包括加數(shù)數(shù)、被加加數(shù)和低低位來的的進位。。（4）任任何位相相加都產(chǎn)產(chǎn)生兩個個結果：：本位和和、向高高位的進進位。115（1）半半加器：：半加運算算不考慮慮從低位位來的進進位A---加數(shù)；；B---被加加數(shù)；S---本位和和；C---進位。真值表116真值表117=1&ABSC邏輯圖半加器ABCS邏輯符號號118（2）全全加器：：多位數(shù)相相加時，，半加器器可用于于最低為為求和，，并給出出進位數(shù)數(shù)。第二二位的相相加還要要考慮前前面低位位的進位位數(shù)………。an---加加數(shù)；bn---被被加數(shù)；；cn-1---低低位的進進位；sn---本本位和；；cn---進進位。邏輯狀態(tài)態(tài)表見下下頁1191nnnnnnc)baba(c)baba(snnN-1nn-+++=1201nnnnnnc)baba(c)baba(snnN-1nn-+++=半加和：：所以：121全加器的的和是半半加器S與前級級進位Cn-1的異或或邏輯，，因此可可用兩個個半加器器組成一一個全加加器。用半加器器1先得得出半加加和S，，再將S與低位位進位Cn-1輸入半半加器2，半加加器2的的本位和和輸出即即為全加加和Sn。另外把兩兩個半加加器的進進位輸出出用一個個或門進進行或運運算，即即得到全全加進位位信號Cn。122半加器半加器1anbncnsncnanbncn-1sncn全加器邏輯圖邏輯符號號123全加器SN74LS183的管腳圖圖114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124應用舉例例：用一一片SN74LS183構成成兩位串串行進位位全加器器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行進位位125其它組件件：SN74H83---四位串串行進位位全加器器。SN74283---四位超超前進位位全加器器。126二、編編碼器所謂編碼就是賦予予選定的的一系列列二進制制代碼以以固定的的含義。。n個二進制制代碼（（n位二二進制數(shù)數(shù)）有2n種不同的的組合，，可以表表示2n個信號。。（1）二二進制編編碼器將一系列列信號狀狀態(tài)編制制成二進進制代碼碼。127例：用與與非門組組成三位二進進制編碼碼器---八線-三三線編碼碼器設八個輸輸入端為為I1I8，八種狀狀態(tài)，與與之對應應的輸出出設為F1、F2、F3，共三位位二進制制數(shù)。設計編碼碼器的過過程與設設計一般般的組合合邏輯電電路相同同，首先先要列出出狀態(tài)表表，然后后寫出邏邏輯表達達式并進進行化簡簡，最后后畫出邏邏輯圖。128真值表129I1I2I3I4I5I6I7I8&&&F3F2F18-3譯碼器邏邏輯圖130（2）二二---十進制制編碼器器將十個狀狀態(tài)（對對應于十十進制的的十個代代碼）編編制成BCD碼碼（二-十進制制碼）。。輸入是是0~9十個數(shù)數(shù)字，輸輸出的是是對應的的二進制制代碼。。十個輸入入需要幾位輸出？四位輸入：I0I9輸出：F4F1這種編碼碼器通常常稱為10/4線編碼碼器。列出狀態(tài)態(tài)表如下下：131輸入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001狀態(tài)表132邏輯圖略略133（3）優(yōu)先編編碼器若多個輸輸入端同同時有信信號的情情況如何何處理呢呢？（比比如：計計算機系系統(tǒng)的中中斷請求求）要求主機機能自動動識別這這些請求求信號的的優(yōu)先級級別，按按次序進進行編碼碼。即優(yōu)優(yōu)先編碼碼器。例如：10/4線優(yōu)先編編碼器的的編碼過過程：輸入信號號（I1-I9)的優(yōu)先次次序為：：I9-I1。134三、譯碼碼器譯碼是編編碼的逆逆過程，，即將某某二進制制翻譯成成電路的的某種狀狀態(tài)。（1）二二進制譯譯碼器將n種輸輸入的組組合譯成成2n種電路狀狀態(tài)。也也叫n---2n線譯碼器器。譯碼器的的輸入：：一組二進進制代碼碼譯碼器的的輸出：：一組高低低電平信信號135例如：3/8譯碼器譯譯碼過程程：輸輸入為一一組三位位二進制，，譯成對對應的八八個輸出出信號。。a.列出出譯碼器器的狀態(tài)態(tài)表設ABC每個輸出出代表一一種組合合。b.由狀狀態(tài)表寫寫出邏輯輯式c.由邏邏輯式畫畫出邏輯輯圖136&&&&A1A02-4線線譯碼器器74LS139的內(nèi)內(nèi)部線路路輸入控制端輸出13774LS139的功能能表“—”表表示低電電