CPU與存儲器的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線 CPU與存儲器的連接這是本章的重點(diǎn)內(nèi)容存儲芯片的數(shù)據(jù)線1CPU與存儲器的連接要通過三大總線實現(xiàn)。將一個存儲器芯片與CPU相接時，除了片選信號需要高位地址譯碼之外，其余的如存儲器芯片的數(shù)據(jù)信號、讀寫控制信號及地址信號都直接接到系統(tǒng)總線上。但是一個存儲器系統(tǒng)往往需要由多個芯片組合得到系統(tǒng)所需的存儲空間。這就需要用到下面的方法：位擴(kuò)展法、字?jǐn)U展法、組合擴(kuò)展法。CPU與存儲器的連接要通過三大總線實現(xiàn)。將一個存儲器芯片與2存儲系統(tǒng)設(shè)計的步驟1、確定芯片個數(shù)=目的系統(tǒng)容量/提供芯片規(guī)格2、確定擴(kuò)展方法（字、位、字位）3、芯片地址線、數(shù)據(jù)線、讀寫控制線的連接4、芯片片選的連接存儲系統(tǒng)設(shè)計的步驟1、確定芯片個數(shù)=目的系統(tǒng)容量/提供芯片3CPU與存儲器的連接1.位擴(kuò)展法一、存儲器芯片的擴(kuò)展當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)不能滿足存儲系統(tǒng)需要時，可將多個存儲器芯片的地址線并連起來（即接相同的輸入），用它們的數(shù)據(jù)線擴(kuò)展各個存儲單元的數(shù)據(jù)位。這種擴(kuò)展方法稱為位擴(kuò)展法。⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片擴(kuò)展實現(xiàn)64K×8bit存儲器A0~A15R/WCSCPU與存儲器的連接1.位擴(kuò)展法一、存儲器芯片的擴(kuò)展當(dāng)存儲CPU與存儲器的連接1.位擴(kuò)展法例：把兩片6264擴(kuò)展成8K×16的存儲器D7~D0RDWR一、存儲器芯片的擴(kuò)展A12~A0D15~D8D15~D0譯碼器6264I/O0~I/O7A12~A0OE

WECE1

CE28k8I/O0~I/O7A12~A06264OE

WECE1

CE28k8CPU與存儲器的連接1.位擴(kuò)展法例：把兩片6264擴(kuò)展成85CPU與存儲器的連接2.字?jǐn)U展法字?jǐn)U展法將低位地址線接到所有芯片，實現(xiàn)片內(nèi)尋址；將高位地址線通過譯碼或變換后輸出給各芯片的片選信號，實現(xiàn)片間尋址當(dāng)存儲器芯片的存儲單元數(shù)量不能滿足存儲系統(tǒng)需要時，可將多片存儲器芯片的數(shù)據(jù)線并連起來，用它們的地址線擴(kuò)展存儲單元的數(shù)量。這種擴(kuò)展方法稱為字?jǐn)U展法。例：用兩片SRAMIntel6264（8K8位）存儲器芯片組成一個16K8位的存儲系統(tǒng)。一、存儲器芯片的擴(kuò)展CPU與存儲器的連接2.字?jǐn)U展法字?jǐn)U展法將低位地址線接到所6CPU與存儲器的連接二、存儲器芯片的擴(kuò)展2.字?jǐn)U展法例：6264I/O0~I/O7A12~A0I/O0~I/O7A12~A06264OE

WECS1

CS2RDWR8k88k8OE

WECS1

CS2D7~D0A12~A0D7~D0D7~D0地址譯碼器高位地址CPU與存儲器的連接二、存儲器芯片的擴(kuò)展2.字?jǐn)U展法例：67CPU與存儲器的連接2.字?jǐn)U展法練習(xí)：

用16K×8的SRAM擴(kuò)展成64K×8的存儲器系統(tǒng)一、存儲器芯片的擴(kuò)展CPU與存儲器的連接2.字?jǐn)U展法練習(xí)：用16K×8的SR8字?jǐn)U展字?jǐn)U展9CPU與存儲器的連接3.組合擴(kuò)展法當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)和存儲單元數(shù)量都不能滿足存儲系統(tǒng)需要時，可先進(jìn)行字?jǐn)U展，再進(jìn)行位擴(kuò)展，也可把順序反過來。這種擴(kuò)展方法稱為組合擴(kuò)展法。練習(xí)：用16K4位的存儲器芯片組成一個64K8位的存儲系統(tǒng)。二、存儲器芯片的擴(kuò)展CPU與存儲器的連接3.組合擴(kuò)展法當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)和10字和位同時擴(kuò)展D7～D4D3～D016K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit譯碼器A14A15A13～A0字和位同時擴(kuò)展A13～A011擴(kuò)展方法的總結(jié)位擴(kuò)展：各芯片的地址線、片選信號連接相同，各芯片的數(shù)據(jù)線接不同的系統(tǒng)數(shù)據(jù)線字?jǐn)U展：各芯片的地址線、數(shù)據(jù)線連接相同，片選信號不同（由高位地址線經(jīng)過譯碼得到，使得同一時刻只選中一個芯片）。字位擴(kuò)展：先進(jìn)行位擴(kuò)展，再把位擴(kuò)展后得到的芯片組進(jìn)行字?jǐn)U展擴(kuò)展方法的總結(jié)位擴(kuò)展：各芯片的地址線、片選信號連接相同，各芯12CPU與存儲器的連接二、存儲器的地址選擇（字?jǐn)U展時高位地址線的連接）CPU與存儲器連接時，將CPU的低位地址線連到存儲器所有芯片的地址線上，實現(xiàn)片內(nèi)尋址；將高位地址線經(jīng)過譯碼輸出給存儲器芯片的片選引腳，實現(xiàn)片間尋址。存儲器的地址譯碼方式有線性選擇、全譯碼、部分譯碼

對于組合得到的存儲器系統(tǒng)，必須給每個芯片分配地址，也就是要保證存儲器芯片在整個內(nèi)存中占據(jù)的地址范圍能夠滿足用戶的要求。這就需要掌握存儲器地址譯碼的方法（字?jǐn)U展）CPU與存儲器的連接二、存儲器的地址選擇（字?jǐn)U展時高位地址線13二、存儲器的地址選擇1.線性地址譯碼方式

如果在一個微機(jī)系統(tǒng)中，所要求的存儲器容量較小，而且以后也不會擴(kuò)充系統(tǒng)的存儲容量，可直接將芯片使用的地址線以外的一位或兩位高位地址線作為片選信號，這種方法稱為線性地址譯碼方式

。

例：用兩片SRAMIntel6264（8K8位）存儲器芯片組成一個16K8位的存儲系統(tǒng)?？梢杂肁13與芯片的片選信號連接。二、存儲器的地址選擇1.線性地址譯碼方式如果在一個微機(jī)系14線性選擇方式的缺點(diǎn)1、出現(xiàn)地址重疊。例子中假設(shè)CPU地址線為16根，則每個芯片有4組地址。如為20根地址線，則重疊更多2、地址不連續(xù)。如果用A14或A15連接芯片的片選則兩個芯片的地址空間不連續(xù)3、不方便擴(kuò)充。想要增加系統(tǒng)容量時必須重新連接地址線。線性選擇方式的缺點(diǎn)1、出現(xiàn)地址重疊。例子中假設(shè)CPU地址線為15CPU與存儲器的連接2.全地址譯碼方式

所謂全地址譯碼，就是構(gòu)成存儲器時要使用全部地址總線信號，即CPU的低位地址信號接存儲芯片的地址輸入線，余下的所有高位地址信號用來作為譯碼器的輸入，從而使得存儲器芯片上的每一個單元在整個內(nèi)存空間中具有唯一的一個地址。

例：一個微機(jī)系統(tǒng)20根地址線，RAM容量為32K字節(jié)，采用8K8位的RAM芯片，安排在內(nèi)存空間的最低位置，則A12~A0作為片內(nèi)尋址，A19~A13譯碼后作為芯片尋址二、存儲器的地址選擇CPU與存儲器的連接2.全地址譯碼方式所謂全地址譯碼，就16A12

A0A12

A0A12

A0A12

A0A0

A12CSCSCSCSWEWEWEWED7D0D7D0D7D0D7D0

D7D0CPUA19

A13M/IOWRDBAB2.全地址譯碼方式OEOEOEOERD00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH譯碼器0?1234127A12A0A12A0A12A0A1217思考：全譯碼方式有地址重疊、地址不連續(xù)的情況嗎？1、地址是唯一的，沒有重疊2、地址是連續(xù)的，便于擴(kuò)充。全譯碼的缺點(diǎn)：譯碼電路復(fù)雜，特別是高位地址線較多的時候。思考：全譯碼方式有地址重疊、地址不連續(xù)的情況嗎？1、地址是唯18CPU與存儲器的連接3.部分地址譯碼方式

存儲器系統(tǒng)容量的需求并不總是達(dá)到最大容量，為了減少譯碼電路的復(fù)雜性并留有一定的可擴(kuò)展空間，常采用將芯片使用以外的部分高地址進(jìn)行譯碼，產(chǎn)生片選信號的方法。

三、存儲器的地址選擇這種方法通常使用74LS138三八譯碼器芯片。該芯片管腳圖、輸出真值表見下頁圖。CPU與存儲器的連接3.部分地址譯碼方式存儲器系統(tǒng)容量的19G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7VccGND74LS138三八譯碼器芯片Y0=0其余為1Y1=0其余為1......000001010011100101110111100輸出CBAG1G2AG2B74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7Vcc用74LS138進(jìn)行部分譯碼舉例例：

用2K*8的RAM芯片設(shè)計一個8K*8的存儲器系統(tǒng)，用74LS138進(jìn)行地址譯碼。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7A12A11A13A14M/IOA151#芯片片選2#芯片片選3#芯片片選4#芯片片選用74LS138進(jìn)行部分譯碼舉例例：用2K*8的RAM芯21結(jié)論：74LS138

輸入確定后，每個輸出引腳所連接芯片的地址空間也就確定了，比如：74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y70000~07FFH0800~0FFFH1000~17FFH1800~1FFFH2000~27FFH2800~0FFFH3000~37FFH3800~3FFFHA12A11A13A14M/IOA15結(jié)論：74LS138輸入確定后，每個輸出引腳所連接芯片的地22在存儲器擴(kuò)展時，74LS138的連接輸出：138的輸出接到芯片的片選上輸入：1）ABC的連接：依次把高位地址線的最低三位地址連接到ABC上。比如，芯片地址線用了Ａ12~A0，則A-A13，B-A14，C-A152）三個控制端的連接：把M/IO和剩下的地址線進(jìn)行邏輯門電路運(yùn)算后分別送給三個控制端。在存儲器擴(kuò)展時，74LS138的連接輸出：138的輸出接到23部分譯碼方式的優(yōu)缺點(diǎn)

部分譯碼方式的譯碼簡單，但地址擴(kuò)展能力有限，并且可能出現(xiàn)地址重疊（如果有一些地址線沒有用到）。使用不同信號連接片選信號時，芯片的地址空間也不同。這種方式常常用在較小的微型計算機(jī)系統(tǒng)中。部分譯碼方式的優(yōu)缺點(diǎn) 部分譯碼方式的譯碼簡單，但地址擴(kuò)展能24三種地址譯碼方式的總結(jié)CPU與存儲器芯片連接時，低位地址線連到所有芯片的地址線上，實現(xiàn)片內(nèi)尋址；高位地址線經(jīng)過線選法或譯碼器譯碼輸出到芯片的片選，實現(xiàn)片間尋址。連接時注意地址是否重疊、地址是否連續(xù)要學(xué)會按照要求設(shè)置芯片的地址空間。三種地址譯碼方式的總結(jié)CPU與存儲器芯片連接時，低位地址線連25

CPU與存儲器的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線 CPU與存儲器的連接這是本章的重點(diǎn)內(nèi)容存儲芯片的數(shù)據(jù)線26CPU與存儲器的連接要通過三大總線實現(xiàn)。將一個存儲器芯片與CPU相接時，除了片選信號需要高位地址譯碼之外，其余的如存儲器芯片的數(shù)據(jù)信號、讀寫控制信號及地址信號都直接接到系統(tǒng)總線上。但是一個存儲器系統(tǒng)往往需要由多個芯片組合得到系統(tǒng)所需的存儲空間。這就需要用到下面的方法：位擴(kuò)展法、字?jǐn)U展法、組合擴(kuò)展法。CPU與存儲器的連接要通過三大總線實現(xiàn)。將一個存儲器芯片與27存儲系統(tǒng)設(shè)計的步驟1、確定芯片個數(shù)=目的系統(tǒng)容量/提供芯片規(guī)格2、確定擴(kuò)展方法（字、位、字位）3、芯片地址線、數(shù)據(jù)線、讀寫控制線的連接4、芯片片選的連接存儲系統(tǒng)設(shè)計的步驟1、確定芯片個數(shù)=目的系統(tǒng)容量/提供芯片28CPU與存儲器的連接1.位擴(kuò)展法一、存儲器芯片的擴(kuò)展當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)不能滿足存儲系統(tǒng)需要時，可將多個存儲器芯片的地址線并連起來（即接相同的輸入），用它們的數(shù)據(jù)線擴(kuò)展各個存儲單元的數(shù)據(jù)位。這種擴(kuò)展方法稱為位擴(kuò)展法。⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片擴(kuò)展實現(xiàn)64K×8bit存儲器A0~A15R/WCSCPU與存儲器的連接1.位擴(kuò)展法一、存儲器芯片的擴(kuò)展當(dāng)存儲CPU與存儲器的連接1.位擴(kuò)展法例：把兩片6264擴(kuò)展成8K×16的存儲器D7~D0RDWR一、存儲器芯片的擴(kuò)展A12~A0D15~D8D15~D0譯碼器6264I/O0~I/O7A12~A0OE

WECE1

CE28k8I/O0~I/O7A12~A06264OE

WECE1

CE28k8CPU與存儲器的連接1.位擴(kuò)展法例：把兩片6264擴(kuò)展成830CPU與存儲器的連接2.字?jǐn)U展法字?jǐn)U展法將低位地址線接到所有芯片，實現(xiàn)片內(nèi)尋址；將高位地址線通過譯碼或變換后輸出給各芯片的片選信號，實現(xiàn)片間尋址當(dāng)存儲器芯片的存儲單元數(shù)量不能滿足存儲系統(tǒng)需要時，可將多片存儲器芯片的數(shù)據(jù)線并連起來，用它們的地址線擴(kuò)展存儲單元的數(shù)量。這種擴(kuò)展方法稱為字?jǐn)U展法。例：用兩片SRAMIntel6264（8K8位）存儲器芯片組成一個16K8位的存儲系統(tǒng)。一、存儲器芯片的擴(kuò)展CPU與存儲器的連接2.字?jǐn)U展法字?jǐn)U展法將低位地址線接到所31CPU與存儲器的連接二、存儲器芯片的擴(kuò)展2.字?jǐn)U展法例：6264I/O0~I/O7A12~A0I/O0~I/O7A12~A06264OE

WECS1

CS2RDWR8k88k8OE

WECS1

CS2D7~D0A12~A0D7~D0D7~D0地址譯碼器高位地址CPU與存儲器的連接二、存儲器芯片的擴(kuò)展2.字?jǐn)U展法例：632CPU與存儲器的連接2.字?jǐn)U展法練習(xí)：

用16K×8的SRAM擴(kuò)展成64K×8的存儲器系統(tǒng)一、存儲器芯片的擴(kuò)展CPU與存儲器的連接2.字?jǐn)U展法練習(xí)：用16K×8的SR33字?jǐn)U展字?jǐn)U展34CPU與存儲器的連接3.組合擴(kuò)展法當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)和存儲單元數(shù)量都不能滿足存儲系統(tǒng)需要時，可先進(jìn)行字?jǐn)U展，再進(jìn)行位擴(kuò)展，也可把順序反過來。這種擴(kuò)展方法稱為組合擴(kuò)展法。練習(xí)：用16K4位的存儲器芯片組成一個64K8位的存儲系統(tǒng)。二、存儲器芯片的擴(kuò)展CPU與存儲器的連接3.組合擴(kuò)展法當(dāng)存儲器芯片的數(shù)據(jù)位數(shù)和35字和位同時擴(kuò)展D7～D4D3～D016K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit16K×4bit譯碼器A14A15A13～A0字和位同時擴(kuò)展A13～A036擴(kuò)展方法的總結(jié)位擴(kuò)展：各芯片的地址線、片選信號連接相同，各芯片的數(shù)據(jù)線接不同的系統(tǒng)數(shù)據(jù)線字?jǐn)U展：各芯片的地址線、數(shù)據(jù)線連接相同，片選信號不同（由高位地址線經(jīng)過譯碼得到，使得同一時刻只選中一個芯片）。字位擴(kuò)展：先進(jìn)行位擴(kuò)展，再把位擴(kuò)展后得到的芯片組進(jìn)行字?jǐn)U展擴(kuò)展方法的總結(jié)位擴(kuò)展：各芯片的地址線、片選信號連接相同，各芯37CPU與存儲器的連接二、存儲器的地址選擇（字?jǐn)U展時高位地址線的連接）CPU與存儲器連接時，將CPU的低位地址線連到存儲器所有芯片的地址線上，實現(xiàn)片內(nèi)尋址；將高位地址線經(jīng)過譯碼輸出給存儲器芯片的片選引腳，實現(xiàn)片間尋址。存儲器的地址譯碼方式有線性選擇、全譯碼、部分譯碼

對于組合得到的存儲器系統(tǒng)，必須給每個芯片分配地址，也就是要保證存儲器芯片在整個內(nèi)存中占據(jù)的地址范圍能夠滿足用戶的要求。這就需要掌握存儲器地址譯碼的方法（字?jǐn)U展）CPU與存儲器的連接二、存儲器的地址選擇（字?jǐn)U展時高位地址線38二、存儲器的地址選擇1.線性地址譯碼方式

如果在一個微機(jī)系統(tǒng)中，所要求的存儲器容量較小，而且以后也不會擴(kuò)充系統(tǒng)的存儲容量，可直接將芯片使用的地址線以外的一位或兩位高位地址線作為片選信號，這種方法稱為線性地址譯碼方式

。

例：用兩片SRAMIntel6264（8K8位）存儲器芯片組成一個16K8位的存儲系統(tǒng)?？梢杂肁13與芯片的片選信號連接。二、存儲器的地址選擇1.線性地址譯碼方式如果在一個微機(jī)系39線性選擇方式的缺點(diǎn)1、出現(xiàn)地址重疊。例子中假設(shè)CPU地址線為16根，則每個芯片有4組地址。如為20根地址線，則重疊更多2、地址不連續(xù)。如果用A14或A15連接芯片的片選則兩個芯片的地址空間不連續(xù)3、不方便擴(kuò)充。想要增加系統(tǒng)容量時必須重新連接地址線。線性選擇方式的缺點(diǎn)1、出現(xiàn)地址重疊。例子中假設(shè)CPU地址線為40CPU與存儲器的連接2.全地址譯碼方式

所謂全地址譯碼，就是構(gòu)成存儲器時要使用全部地址總線信號，即CPU的低位地址信號接存儲芯片的地址輸入線，余下的所有高位地址信號用來作為譯碼器的輸入，從而使得存儲器芯片上的每一個單元在整個內(nèi)存空間中具有唯一的一個地址。

例：一個微機(jī)系統(tǒng)20根地址線，RAM容量為32K字節(jié)，采用8K8位的RAM芯片，安排在內(nèi)存空間的最低位置，則A12~A0作為片內(nèi)尋址，A19~A13譯碼后作為芯片尋址二、存儲器的地址選擇CPU與存儲器的連接2.全地址譯碼方式所謂全地址譯碼，就41A12

A0A12

A0A12

A0A12

A0A0

A12CSCSCSCSWEWEWEWED7D0D7D0D7D0D7D0

D7D0CPUA19

A13M/IOWRDBAB2.全地址譯碼方式OEOEOEOERD00000H~01FFFH02000H~03FFFH04000H~05FFFH06000H~07FFFH譯碼器0?1234127A12A0A12A0A12A0A1242思考：全譯碼方式有地址重疊、地址不連續(xù)的情況嗎？1、地址是唯一的，沒有重疊2、地址是連續(xù)的，便于擴(kuò)充。全譯碼的缺點(diǎn)：譯碼電路復(fù)雜，特別是高位地址線較多的時候。思考：全譯碼方式有地址重疊、地址不連續(xù)的情況嗎？1、地址是唯43CPU與存儲器的連接3.部分地址譯碼方式

存儲器系統(tǒng)容量的需求并不總是達(dá)到最大容量，為了減少譯碼電路的復(fù)雜性并留有一定的可擴(kuò)展空間，常采用將芯片使用以外的部分高地址進(jìn)行譯碼，產(chǎn)生片選信號的方法。

三、存儲器的地址選擇這種方法通常使用74LS138三八譯碼器芯片。該芯片管腳圖、輸出真值表見下頁圖。CPU與存儲器的連接3.部分地址譯碼方式存儲器系統(tǒng)容量的44G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7VccGND74LS138三八譯碼器芯片Y0=0其余為1Y1=0其余為1......000001010011100101110111100輸出CBAG1G2AG2B74LS138G1G2AG2BCB