1、最近幾年電子device高速化、高密度化的進(jìn)步人目不暇給，電子回路也隨著這股潮流朝向高密度封裝方向發(fā)展。雖然電子device的性能獲得飛躍 般的提升，相對(duì)的造成電子device根本宿命更加復(fù)雜，也就是說(shuō)祇要是與利用電氣能量的技術(shù)，注定要與電子噪訊(noise)產(chǎn)生無(wú)法割舍的糾纏。 所謂的噪訊(電磁波EMI: Electro Magnetic interfere與靜電SI:Static interfere )對(duì)策技術(shù)原本屬于電路設(shè)計(jì)的范疇，而不是事后防止噪訊發(fā)生或是強(qiáng)化耐噪訊能力，根本上必需根據(jù)設(shè)計(jì)條件賦與電路最適切的layout才是治本上策。 高速化、高密度化的沖擊 電路高速化、高密度化對(duì)噪訊

2、對(duì)策技術(shù)所帶來(lái)的沖擊，使得設(shè)計(jì)人員必需面臨圖1所示的對(duì)策技術(shù)。圖1 電路高速化、高密度化所帶來(lái)的沖擊與有效的噪訊對(duì)策技術(shù)(1).電路高速化的沖擊 電路高速化后影響最大莫過(guò)于電磁氣現(xiàn)象，相對(duì)于物理尺寸的電氣長(zhǎng)度(頻率物理尺寸)，基本上因頻率數(shù)而變大，使得阻抗相對(duì)變得更加復(fù)雜，決定電流通路的阻抗(impedance)之中有兩個(gè)電抗(reactance)的影響最大，分別是: 電氣長(zhǎng)度的增加 頻率越高相對(duì)的電氣長(zhǎng)度也越長(zhǎng)，這意味著即使是相同的物理尺寸，由于波長(zhǎng)的因素，使得分布于電子組件與配線的電磁界也不盡相同。如果分布于電子組件與配線 的電磁界位相相同，且對(duì)外部都無(wú)影響時(shí)，基本上就可將處理對(duì)象視為近似

3、集中定數(shù)電路。事實(shí)上波長(zhǎng)越短分布的電磁界位相如果不一樣時(shí)，就必需以分布定數(shù)電路 來(lái)處理。此外相對(duì)于能量行進(jìn)方向所決定的電磁界特性若 不相同時(shí)，則需以三次元電磁界方式來(lái)處理。 電抗(reactance)增加的影響 幾乎所有電子組件與配線都會(huì)有阻抗、電感(inductance)、電容 (capacitance) 成份，而且各成份所受到頻率的影響程度也都不同。一般而言電子組件的阻抗、電感、電容之中，又以所謂的電抗動(dòng)作成份最明顯。需注意的是上述統(tǒng)稱(chēng)的電抗，通 常是指低頻領(lǐng)域所產(chǎn)生的現(xiàn)象，當(dāng)頻率變高時(shí)該稱(chēng)通有必要重新思考定義。有關(guān)配線在高頻領(lǐng)域，電流并不見(jiàn)的祇沿著電路圖描的配線流動(dòng)，根本上電流是在阻抗較

4、 小的路徑上流動(dòng)，因此電路圖未描繪處如果發(fā)生電磁界結(jié)合時(shí)就會(huì)產(chǎn)生電流通路，此時(shí)就必需將電路配線視為三次元電磁界進(jìn)行封裝對(duì)策。 de-coupling capacitor的界限 de-coupling capacitor在噪訊對(duì)策具有非常重要的效益，因此接著要以de-coupling capacitor為例，具體說(shuō)明電路高速化后的沖擊。通常將高頻成份作旁通(bypass)的電容器(capacitor)，在高頻領(lǐng)域并無(wú)法獲得預(yù)期 的動(dòng)作效應(yīng)。圖2是實(shí)驗(yàn)用印刷電路板(PCB:Printing Circuit Board)上74ALVC IC周?chē)慕沤绶植紶顩r，由圖可以清楚看到頻率為200MHz時(shí)

5、，電容器將電源的高頻電流完整的旁通(bypass)；不過(guò)當(dāng)頻率變?yōu)?00MHz 時(shí)，電容器幾乎無(wú)法將電源的高頻電流旁通。流向IC的接地(ground)電流，是由接地配線trace供給，而右上方未連接處IC接腳(pin)有一股 強(qiáng)大的磁界流向IC芯片(chip)電源部，一般認(rèn)為該現(xiàn)象是部分電源電流是由右上方IC，經(jīng)由IC芯片路徑提供所造成的，在這種情況下即使印刷電路板的 電源配線(亦稱(chēng)為導(dǎo)線)IC，與右上方接腳IC芯片電源部結(jié)合，電源電流依然會(huì)流通。 此外頻率為900MHz時(shí)，電源配線對(duì)的電源配線與接地配線的磁界強(qiáng)度并不相同，因此推測(cè)流通的電流也不相同。造成這種現(xiàn)象主要原因是當(dāng)頻率增高時(shí)，電源

6、配線端與接地配線的阻抗差異亦隨著加大，最后導(dǎo)致電流的平衡度劣化。由此可知de-coupling技巧本身對(duì)噪訊對(duì)策具有決定性的影響。圖2 高頻de-coupling capacitor周?chē)沤绶植?(2).高密度化封裝的沖擊 電路高速化后電磁氣的擴(kuò)散會(huì)縮小，對(duì)噪訊對(duì)策而言，條件變好的情況反而有增多的趨勢(shì)。若從電子電路封裝角度觀之，電路的功能幾乎被濃縮在LSI內(nèi)，所以高 頻電流大多集中在LSI內(nèi)，因此LSI內(nèi)若未進(jìn)行有效的噪訊對(duì)策的話，一旦組成電子成品后就無(wú)計(jì)可施，此外隨著IC大規(guī)模積體化，封裝時(shí)各電子組件的適用 性經(jīng)常受到額外的限制，造成與性能無(wú)關(guān)的電子組件與結(jié)構(gòu)體很容易受到排擠，因此利用外部屏

7、障(shield)結(jié)構(gòu)作噪訊對(duì)策，與各種噪訊對(duì)策用單體組件的 適應(yīng)性，今后將面臨極大的挑戰(zhàn)與質(zhì)疑。高速、高密度化封裝的噪訊對(duì)策 (1).噪訊對(duì)策的方向 高速、高密度化封裝的噪訊對(duì)策基本上是屬于發(fā)生機(jī)制的對(duì)策技術(shù)，因此接下來(lái)要探討電磁波干擾的對(duì)策技術(shù)。電磁波干擾的強(qiáng)度取決于輸出入電力的輻射電力比 率，該比率則受到具天線(antenna)特性之輻射體結(jié)構(gòu)影響，換言之為了抑制幅射，祇要抑制激發(fā)輻射體的電力，同時(shí)使輻射體不易產(chǎn)生輻射，就可獲得相 當(dāng)良好的對(duì)策效果。抑制輻射體的激發(fā)電力，常用方式有兩種分別是: 降低激發(fā)電力。 設(shè)法使激發(fā)電力不會(huì)傳遞至輻射體。 有鑒于版面限制，本文將討論焦點(diǎn)鎖定于輻射體結(jié)

8、構(gòu)對(duì)輸出入電力的輻射電力比率。(2).利用配線結(jié)構(gòu)之噪訊對(duì)策討論利用輻射體結(jié)構(gòu)作輻射噪訊對(duì)策之前，必需先厘清配線結(jié)構(gòu)與輻射電力的互動(dòng)關(guān)系。由線路產(chǎn)生的放射此處以micro strip為例作說(shuō)明，假設(shè):Pin:輸入電力。 Prad:輻射電力。Zo:micro strip線路的特性阻抗(impedance)。0:自由空間的特性阻抗。:波長(zhǎng)。h:線路與接地面的間隙。Fi:由micro strip線路非連續(xù)部位決定的系數(shù)。 輸出入電力的輻射電力比率，可由下式求得: 由上式可知，輻射電力與輸入電力是由線路結(jié)構(gòu)決定，為了抑制輻射必需縮小線路與接地面之間的間隔h與，加大特性阻抗Zo同時(shí)減低Fi，具體而言除了

9、開(kāi)放終端之外，構(gòu)造上盡可能使終端形成短路狀態(tài)，就可獲得令人滿意的效果。共振器產(chǎn)生的放射 實(shí)際上micro strip線路幾乎不會(huì)產(chǎn)生輻射，大多是由支配性輻射體的共振器造成。圖3是共振器內(nèi)部輸入電力變成輻射電力的能量流動(dòng)過(guò)程，依圖所示輸入電力經(jīng)過(guò)幾次電 磁界結(jié)合激發(fā)共振器，共振所產(chǎn)生的反應(yīng)能量(reactive energy)被儲(chǔ)存于共振器內(nèi)。此處假設(shè):Wr:共振器全反應(yīng)能量的平均時(shí)間。Prad:輻射電力。Qr:輻射的Q值。:角頻率數(shù)。 輻射電力可由下式求得:Prad=Wr/Qr 換句話說(shuō)輻射電力是由全反應(yīng)能量電力Wr與Qr決定，Qr則取決于共振器的結(jié)構(gòu)，天線模式則是常用的典型范例。圖3 共振器

10、產(chǎn)生輻射時(shí)的能量流動(dòng) 有關(guān)共振器即使輸入電力非常小，不過(guò)共振器卻可以產(chǎn)生巨大的電界與磁界。雖然利用共振所獲得的反應(yīng)能量，本身并不會(huì)傳遞制到外部領(lǐng)域，不過(guò)相對(duì)于該能量， 會(huì)有一定比率成為傳遞至遠(yuǎn)方的輻射電力。電源與接地層通常被視為印刷電路板(PCB: Printed Circuit Board；以下簡(jiǎn)稱(chēng)為PCB)的支配性輻射體，PCB的端緣呈開(kāi)放式矩形平行平板，雖然為了要抑制輻射，理論上電源與接地層的絕緣體厚度越薄效果越好， 不過(guò)基于端緣為開(kāi)放式矩形平行平板的構(gòu)造，同時(shí)也會(huì)決定Q值，所以放式矩形平行平板PCB并無(wú)法完全杜絕輻射，這意味著必需合并使用屏障(shield) 技術(shù)才能獲得實(shí)際效益，尤其

11、是在高速、高封裝密度回路的前提下，噪訊對(duì)策尚不完備時(shí)，有必要重新檢討配線的結(jié)構(gòu)，才能將輻射降低至理想范圍內(nèi)。(3).低EMI PCB 圖4是低EMI PCB抑制EMI的動(dòng)作機(jī)制，由于PCB的端緣呈開(kāi)放式矩形平行平板，因此成為端緣磁流的放射源。為了抑制端緣磁流的放射，所以將電源與接地層所構(gòu)成的第 一接地層，和電源與接地層所構(gòu)成的第二接地層，作成對(duì)稱(chēng)性?shī)A層構(gòu)造，利用這種特殊設(shè)計(jì)在PCB端緣將第一接接地層-電源與電源-第二接地層的磁流(又稱(chēng)為 磁界)抵銷(xiāo)，進(jìn)而達(dá)到抑制輻射的目的，不過(guò)在頻率較高的領(lǐng)域，上述PCB的對(duì)稱(chēng)性會(huì)劣化，產(chǎn)生小peak現(xiàn)象。有鑒于此特別把第一接地層與第二接地層的端 緣連接，如此

12、一來(lái)端緣便不會(huì)發(fā)生輻射，這種新型PCB簡(jiǎn)稱(chēng)為低EMI PCB，它的端緣幾乎全被銅電鍍層連接。如照片1是低EMI PCB實(shí)際外觀。圖4 低EMI PCB抑制EMI的動(dòng)作機(jī)制照片1 低EMI PCB外觀為了驗(yàn)證低EMI PCB的輻射抑制效果，因此分別以 傳統(tǒng)夾層結(jié)構(gòu)PCB。 電源與接地層對(duì)稱(chēng)化夾層結(jié)構(gòu)之PCB。 電源與接地層對(duì)稱(chēng)化且接地層端源鏈接，低EMI印刷電路板(PCB)。 進(jìn)行最大輻射強(qiáng)度比較，測(cè)試條件是在6面電波暗室內(nèi)，距離壁面3m，以頻譜分析儀(spectrum analyzer)量測(cè)，測(cè)試結(jié)果如圖5所示。由圖顯示由于電源與接地層之間的絕源體很薄，因此共振能量與端源磁流都呈減少趨勢(shì)，該印刷電路板雖然可以降 低輻射，不過(guò)卻殘留有電源與接地層之間共振所造成的巔峰值。圖5 低EMI PCB降低輻射的效果 表面與背面被接地層覆蓋的夾層式PCB，可抑制電磁界的對(duì)稱(chēng)性所產(chǎn)生的放射，進(jìn)而降低輻射，不過(guò)頻率超過(guò)700MHz時(shí)對(duì)，對(duì)稱(chēng)性會(huì)開(kāi)始劣化，進(jìn)而產(chǎn)生微 小的巔峰值(peak)；低EMI PCB除了可以降低放射之外。還可以消除巔峰值，該P(yáng)CB結(jié)構(gòu)上不需要外部屏障