1、實(shí)驗(yàn)三：基本門電路及觸發(fā)器 實(shí) 驗(yàn) 室：居家實(shí)驗(yàn) 實(shí)驗(yàn)臺號：1 日 期：2020年5月27日 專業(yè)班級： 姓 名： 學(xué) 號： 一、 實(shí)驗(yàn)?zāi)康?.了解TTL門電路的原理、性能和使用方法，驗(yàn)證基本門電路邏輯功能，2. 掌握門電路的設(shè)計方法。3.驗(yàn)證J-K觸發(fā)器的邏輯功能。4.掌握觸發(fā)器轉(zhuǎn)換的設(shè)計方法。二、實(shí)驗(yàn)內(nèi)容 （一）驗(yàn)證以下門電路的邏輯關(guān)系1. 用與非門（00）實(shí)現(xiàn)與門邏輯關(guān)系：F=AB2. 異或門（86）：(二):門電路的設(shè)計(二選一) 1.用74LS00和74LS86 設(shè)計半加器. 2.用TTL與非門設(shè)計一個三人表決電路。 A B C三個裁判，當(dāng)表決某個提案時，多數(shù)人同意提案為通過。 （1

2、為同意，0為不同意） 要求：用74LS00和 74LS10芯片。（三）驗(yàn)證JK觸發(fā)器的邏輯關(guān)系1J-K觸發(fā)器置位端、復(fù)位端及功能測試。 圖3-1 JK觸發(fā)器(74LS112)和D觸發(fā)器(74LS74)2、設(shè)計J-K觸發(fā)器轉(zhuǎn)化成D觸發(fā)器的電路 利用與非門和J-K觸發(fā)器設(shè)計并測試邏輯功能。三、實(shí)驗(yàn)原理圖 圖3-2與門電路 圖3-3異或門電路 圖3-4半加器 四、實(shí)驗(yàn)結(jié)果及數(shù)據(jù)處理1 直接在實(shí)驗(yàn)原理圖上標(biāo)記芯片的引腳。2 寫出實(shí)驗(yàn)結(jié)果。（1）與門、異或門實(shí)驗(yàn)結(jié)果表（用數(shù)字萬用表測量高低電平1、0的電壓值。）輸入與門異或門ABFUo（V）F00001010001000011131（2） 半加器實(shí)驗(yàn)結(jié)果

3、AnBn0000011010101101(3) 表決電路結(jié)果ABCF00000010010001111000101111011111（4） 表決電路圖（可以拍照圖）：（5）J-K觸發(fā)器的功能測試輸入端輸出原態(tài)輸出次態(tài)JKQnQn+101*10*1100011010111001111011001110111110111111（6）設(shè)計J-K觸發(fā)器轉(zhuǎn)化成D觸發(fā)器的電路（可以拍照圖），驗(yàn)證電路的正確性。五、思考題1實(shí)驗(yàn)用的與非門和或門中不用的輸入端如何處理?答：不用的輸入端最好是接高電平，即通過限流電阻連接到高電平上。2如果與非門的一個輸入端接時鐘，其余輸入端應(yīng)是什么狀態(tài)時才允許脈沖通過?3J-K觸發(fā)器Qn=0時，如果時鐘脈沖CP到來后，觸發(fā)器處于“1”態(tài)，J-K