2025年事業(yè)單位招聘考試綜合類專業(yè)能力測試試卷（計(jì)算機(jī)類）——計(jì)算機(jī)體系結(jié)構(gòu)試題考試時(shí)間：______分鐘總分：______分姓名：______一、單項(xiàng)選擇題（請將正確選項(xiàng)的代表字母填寫在題干后的括號內(nèi)。每小題1分，共20分）1.計(jì)算機(jī)發(fā)展經(jīng)歷的幾個(gè)階段，通常按照主要使用的工作原理劃分，其中標(biāo)志著從電子管時(shí)代進(jìn)入晶體管時(shí)代的階段是（）。A.第一代B.第二代C.第三代D.第四代2.衡量計(jì)算機(jī)運(yùn)算速度常用的指標(biāo)是（）。A.存儲容量B.字長C.主頻D.分辨率3.在計(jì)算機(jī)內(nèi)部，信息一般以二進(jìn)制的形式表示，采用二進(jìn)制的主要原因是（）。A.計(jì)算簡單B.存儲方便C.制造容易D.以上都是4.八進(jìn)制數(shù)（72）8轉(zhuǎn)換為二進(jìn)制數(shù)是（）。A.(111000)2B.(111001)2C.(111010)2D.(011100)25.在計(jì)算機(jī)中，采用補(bǔ)碼表示法的主要目的是（）。A.簡化運(yùn)算電路B.增加數(shù)值范圍C.便于邏輯運(yùn)算D.以上都是6.設(shè)某計(jì)算機(jī)的存儲器地址空間為2^16，若采用8位（一個(gè)字節(jié)）的存儲單元，則其最大存儲容量為（）。A.16KBB.32KBC.64KBD.128KB7.計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次是（）。A.運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備B.CPU、主存、輔存、I/O設(shè)備、應(yīng)用軟件C.微程序級、傳統(tǒng)指令級、機(jī)器級、操作系統(tǒng)級、應(yīng)用級D.Cache、主存、輔存、CPU8.Cache存儲器的作用是（）。A.提高主存的讀寫速度B.增加主存的存儲容量C.替代硬盤存儲數(shù)據(jù)D.存儲操作系統(tǒng)9.采用直接映射方式將主存地址A[15:0]映射到Cache地址塊C[3:0]，則主存塊號與Cache塊號的對應(yīng)關(guān)系是（）。A.A[14:4]=C[3:0]B.A[15:4]=C[3:0]C.A[13:3]=C[3:0]D.A[12:2]=C[3:0]10.采用4路組相聯(lián)映射方式，Cache容量為128KB，每個(gè)Cache塊大小為16KB，則Cache的行數(shù)為（）。A.8B.16C.32D.6411.某采用LRU替換算法的Cache，初始為空，訪問序列為：A,B,A,C,D,A,B，若Cache容量為2塊，則訪問A、B、C、D四個(gè)數(shù)據(jù)時(shí)，Cache的命中情況依次為（）。A.H,H,H,HB.H,H,M,MC.H,H,M,HD.H,H,M,M12.指令系統(tǒng)中的尋址方式是指（）。A.指令在內(nèi)存中的存放方式B.如何獲得操作數(shù)C.指令執(zhí)行的步驟D.指令的功能分類13.CISC（復(fù)雜指令集計(jì)算機(jī)）和RISC（精簡指令集計(jì)算機(jī)）的主要區(qū)別之一是（）。A.字長不同B.主頻不同C.指令數(shù)量和復(fù)雜度D.內(nèi)存容量不同14.指令流水線技術(shù)的主要目的是（）。A.提高CPU主頻B.增加存儲器容量C.提高指令執(zhí)行效率D.增加CPU字長15.在指令流水線中，通常采用“指令譯碼-執(zhí)行”重疊的方式來實(shí)現(xiàn)（）。A.指令并行B.數(shù)據(jù)并行C.存儲器并行D.控制并行16.CPU主要由（）組成。A.運(yùn)算器、控制器B.運(yùn)算器、存儲器C.控制器、輸入設(shè)備D.輸出設(shè)備、存儲器17.計(jì)算機(jī)總線按傳輸信息分類，不包括（）。A.數(shù)據(jù)總線B.地址總線C.控制總線D.信號總線18.在程序查詢方式下，CPU與I/O設(shè)備之間的數(shù)據(jù)傳輸（）。A.由CPU主動發(fā)起B(yǎng).由I/O設(shè)備主動發(fā)起C.需要中斷信號D.不需要任何控制信號19.DMA（直接存儲器訪問）方式的主要優(yōu)點(diǎn)是（）。A.速度快B.編程簡單C.成本低D.適用于所有I/O設(shè)備20.I/O接口位于（）之間。A.CPU和主存B.主存和I/O設(shè)備C.CPU和I/O設(shè)備D.I/O設(shè)備和外圍總線二、簡答題（請簡明扼要地回答下列問題。每小題3分，共15分）21.簡述計(jì)算機(jī)系統(tǒng)性能評定的主要指標(biāo)有哪些？22.什么是Cache的沖突miss？試舉例說明直接映射方式下發(fā)生沖突miss的情況。23.指令流水線有哪些主要性能指標(biāo)？簡述流水線性能提高的基本途徑。24.CPU響應(yīng)中斷的過程大致分為哪幾個(gè)階段？25.簡述中斷和DMA方式在數(shù)據(jù)傳輸控制方面的主要區(qū)別。三、計(jì)算題（請按題意進(jìn)行計(jì)算，并寫出必要的文字說明或公式。每小題5分，共10分）26.某計(jì)算機(jī)采用4路組相聯(lián)映射方式，Cache容量為128KB，每個(gè)Cache塊大小為32字節(jié)。若主存地址空間為4GB，采用32位地址線。請計(jì)算：(1)Cache的行數(shù)是多少？(2)每個(gè)Cache塊包含多少個(gè)字（假設(shè)字長為4字節(jié)）？(3)主存地址中，哪幾位用于標(biāo)識Cache塊號？27.假設(shè)某指令流水線分為4個(gè)階段：IF（取指）、ID（譯碼）、EX（執(zhí)行）、WB（寫回），每個(gè)階段的延遲均為1個(gè)時(shí)鐘周期。流水線啟動后，連續(xù)執(zhí)行5條指令。請計(jì)算：(1)采用順序執(zhí)行方式，執(zhí)行完5條指令需要多少個(gè)時(shí)鐘周期？(2)采用指令流水線方式，執(zhí)行完5條指令需要多少個(gè)時(shí)鐘周期？四、分析題（請根據(jù)題意進(jìn)行分析，闡述觀點(diǎn)或原理。每小題5分，共10分）28.為什么在計(jì)算機(jī)系統(tǒng)中要引入多級存儲器層次結(jié)構(gòu)？這種結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)的性能有何影響？29.比較RISC和CISC兩種指令集架構(gòu)的主要特點(diǎn)、優(yōu)缺點(diǎn)及其應(yīng)用場景。---試卷答案一、單項(xiàng)選擇題（請將正確選項(xiàng)的代表字母填寫在題干后的括號內(nèi)。每小題1分，共20分）1.B2.C3.D4.A5.A6.C7.C8.A9.A10.D11.B12.B13.C14.C15.A16.A17.D18.A19.A20.C二、簡答題（請簡明扼要地回答下列問題。每小題3分，共15分）21.計(jì)算機(jī)系統(tǒng)性能評定的主要指標(biāo)有：運(yùn)算速度（如MIPS、CPI）、存儲容量、可靠性（如MTBF、MTTR）、兼容性、可擴(kuò)充性、性能價(jià)格比等。22.Cache的沖突miss是指主存塊號與Cache塊號映射到的Cache塊位置沖突，導(dǎo)致無法命中Cache的情況。例如，直接映射方式下，若主存塊號M與Cache塊號C的映射關(guān)系為MmodN(N為Cache塊數(shù))，當(dāng)兩個(gè)不同的主存塊號M1和M2滿足M1modN=M2modN時(shí)，它們將映射到同一個(gè)Cache塊，若此時(shí)該塊已被占用，則發(fā)生沖突miss。23.指令流水線的性能指標(biāo)主要有：吞吐率、加速比、執(zhí)行時(shí)間。提高流水線性能的基本途徑包括：增加流水線級數(shù)（需注意級數(shù)不宜過多導(dǎo)致延遲增加）、提高時(shí)鐘頻率（需保證各段穩(wěn)定工作）、減少流水線中斷、減少流水線沖突（結(jié)構(gòu)沖突、數(shù)據(jù)沖突、控制沖突）。24.CPU響應(yīng)中斷的過程大致分為：中斷請求、中斷判優(yōu)（若有多個(gè)中斷請求）、中斷響應(yīng)（保存現(xiàn)場、關(guān)中斷、形成中斷向量）、中斷處理（根據(jù)中斷向量找到中斷服務(wù)程序入口并執(zhí)行）、中斷返回（恢復(fù)現(xiàn)場）。25.中斷方式下，CPU在執(zhí)行當(dāng)前指令期間需周期性查詢I/O狀態(tài)，效率較低；數(shù)據(jù)傳輸由CPU控制，速度較慢。DMA方式下，CPU只需在數(shù)據(jù)傳輸開始和結(jié)束時(shí)進(jìn)行干預(yù)，傳輸過程由DMA控制器管理，CPU可執(zhí)行其他任務(wù)，效率更高；適用于大量數(shù)據(jù)傳輸。三、計(jì)算題（請按題意進(jìn)行計(jì)算，并寫出必要的文字說明或公式。每小題5分，共10分）26.(1)Cache行數(shù)=Cache總?cè)萘?每塊大小=(128KB)/(32B)=(2^7B)/(2^5B)=2^2=4行?；颍篊ache行數(shù)=Cache總?cè)萘?塊大小=128K/32B=4*2^10/2^5=4*2^5=128行。(2)每塊包含字?jǐn)?shù)=塊大小/字長=32B/4B=8字。(3)主存地址空間為4GB，即2^32B，需32位地址線。Cache行數(shù)為128行，需log2(128)=7位地址用于標(biāo)識行號。直接映射方式下，塊號=主存地址mod行數(shù)=主存地址mod128=主存地址mod(2^7)。因此，主存地址中低7位(A[6:0])用于標(biāo)識Cache塊號。地址格式為：[高位地址|塊號地址(7位)|行內(nèi)地址(5位)]。27.(1)順序執(zhí)行：每條指令需4個(gè)時(shí)鐘周期，5條指令需5*4=20個(gè)時(shí)鐘周期。(2)流水線執(zhí)行：第一條指令需4個(gè)周期。后續(xù)指令每條指令只需1個(gè)時(shí)鐘周期（進(jìn)入流水線后）。因此，執(zhí)行完5條指令需4(第一條)+(5-1)*1(后續(xù)四條)=4+4=8個(gè)時(shí)鐘周期。四、分析題（請根據(jù)題意進(jìn)行分析，闡述觀點(diǎn)或原理。每小題5分，共10分）28.引入多級存儲器層次結(jié)構(gòu)是為了解決速度、容量、成本之間的矛盾。高速存儲器速度快但容量小、成本高；低速存儲器容量大、成本低但速度慢。層次結(jié)構(gòu)將不同特性的存儲器結(jié)合，將頻繁使用的數(shù)據(jù)放在高速、小容量存儲器中，不常使用的數(shù)據(jù)放在低速、大容量存儲器中，從而在整體上實(shí)現(xiàn)高速度、大容量和低成本。這種結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響是顯著的，它使得CPU能夠快速訪問常用數(shù)據(jù)，提高了系統(tǒng)的運(yùn)行速度和效率，同時(shí)也使得系統(tǒng)能夠處理更大的數(shù)據(jù)量。29.RISC（精簡指令集計(jì)算機(jī)）特點(diǎn)：指令數(shù)量少，格式規(guī)整，執(zhí)行時(shí)間固定且短，注重指令并行性，采用Load/Store架構(gòu)訪問內(nèi)存。優(yōu)點(diǎn)：硬件設(shè)計(jì)簡單，指令執(zhí)行快，易