實(shí)訓(xùn)3觸發(fā)器3.1觸發(fā)器概述3.2觸發(fā)器間的相互轉(zhuǎn)換3.3觸發(fā)器的應(yīng)用3.4

555定時(shí)器及其應(yīng)用3.5常用觸發(fā)器集成電路簡(jiǎn)介

實(shí)訓(xùn)3由觸發(fā)器構(gòu)成的改進(jìn)型搶答器

1.實(shí)訓(xùn)目的

（1）初步了解觸發(fā)器的基本功能及特點(diǎn)。

（2）熟悉具有接收、保持、輸出功能的電路的基本分析方法。

（3）掌握觸發(fā)器應(yīng)用電路的分析方法。

（4）建立時(shí)序邏輯電路的基本概念。

2.實(shí)訓(xùn)設(shè)備與器件

實(shí)訓(xùn)設(shè)備：數(shù)字電路測(cè)試儀1臺(tái)，直流穩(wěn)壓電源1臺(tái)，萬(wàn)用表1只，邏輯筆1支。

實(shí)訓(xùn)器件：74LS00兩片，雙四輸入與非門(mén)74LS20兩片，按鍵式開(kāi)關(guān)4個(gè)，指示燈（發(fā)光二極管）3只，510Ω電阻3個(gè)，1kΩ電阻4個(gè)，導(dǎo)線若干。

3.實(shí)訓(xùn)電路

實(shí)訓(xùn)電路如圖3.1所示。與圖2.1比較，改進(jìn)型搶答器電路減少了一個(gè)輸入端，而在每一個(gè)輸入端增加了兩個(gè)與非門(mén)（圖3.1中的G4門(mén)~G9門(mén)）。該電路可作為搶答信號(hào)的接收、保持和輸出的基本電路。S為手動(dòng)清零控制開(kāi)關(guān)，S1~S3為搶答按鈕開(kāi)關(guān)。圖3.1實(shí)訓(xùn)3電路（1）開(kāi)關(guān)S為總清零及允許搶答控制開(kāi)關(guān)（可由主持人控制）。當(dāng)開(kāi)關(guān)S被按下時(shí)搶答電路清零，松開(kāi)后則允許搶答。由搶答按鈕開(kāi)關(guān)S1~S3實(shí)現(xiàn)搶答信號(hào)的輸入。

（2）若有搶答信號(hào)輸入（開(kāi)關(guān)S1~S3中的任何一個(gè)開(kāi)關(guān)被按下）時(shí)，與之對(duì)應(yīng)的指示燈被點(diǎn)亮。

4.實(shí)訓(xùn)步驟與要求

1）檢測(cè)與查閱器件

用數(shù)字集成電路測(cè)試儀檢測(cè)所用的集成電路。通過(guò)查閱集成電路手冊(cè)，標(biāo)出圖3.1中各集成電路輸入、輸出端的引腳編號(hào)。

2）連接電路

按圖3.1連接電路。先在實(shí)訓(xùn)電路板上插接好IC器件。在插接器件時(shí)，要注意IC芯片的豁口方向（都朝左側(cè)），同時(shí)要保證IC管腳與插座接觸良好，管腳不能彎曲或折斷。指示燈的正、負(fù)極不能接反。在通電前先用萬(wàn)用表檢查各IC的電源接線是否正確。

3）電路調(diào)試

首先按搶答器功能進(jìn)行操作，若電路滿足要求，說(shuō)明電路沒(méi)有故障；若某些功能不能實(shí)現(xiàn)，就要設(shè)法查找并排除故障。排除故障可按信息流程的正向（由輸入到輸出）查找，也可按信息流程的逆向（由輸出到輸入）查找。例如，當(dāng)有搶答信號(hào)輸入時(shí)，觀察對(duì)應(yīng)指示燈是否點(diǎn)亮，若不亮，可用萬(wàn)用表（邏輯筆）分別測(cè)量相關(guān)與非門(mén)輸入、輸出端電平狀態(tài)是否正確，由此檢查線路的連接及芯片的好壞。

若搶答開(kāi)關(guān)按下時(shí)指示燈亮，松開(kāi)時(shí)又滅掉，說(shuō)明電路不能保持，此時(shí)應(yīng)檢查與非門(mén)相互間的連接是否正確，直至排除全部故障為止。

4）電路功能試驗(yàn)

(1)按下清零開(kāi)關(guān)S后，所有指示燈滅。

(2)按下S1～S3中的任何一個(gè)開(kāi)關(guān)（如S1），與之對(duì)應(yīng)的指示燈（VD1）應(yīng)被點(diǎn)亮，此時(shí)再按其他開(kāi)關(guān)均無(wú)效。(3)按總清零開(kāi)關(guān)S，所有指示燈應(yīng)全部熄滅。

(4)重復(fù)步驟(2)和(3)，依次檢查各指示燈是否被點(diǎn)亮。

5）電路分析

分析圖3.1所示實(shí)訓(xùn)電路，完成表3.1中的各項(xiàng)內(nèi)容，表中1表示高電平、開(kāi)關(guān)閉合或指示燈亮；0表示低電平、開(kāi)關(guān)斷開(kāi)或指示燈滅。如果不能正確分析，可以通過(guò)試驗(yàn)檢測(cè)來(lái)完成。

5.實(shí)訓(xùn)總結(jié)與分析

（1）比如搶答開(kāi)關(guān)S1按下時(shí)，與其連接的與非門(mén)G5的輸出端Q1變?yōu)楦唠娖?，使與非門(mén)G1輸出低電平，指示燈VD1點(diǎn)亮；當(dāng)開(kāi)關(guān)S1松開(kāi)后，與非門(mén)G5的輸出狀態(tài)仍保持高電平不變，指示燈VD1仍保持點(diǎn)亮狀態(tài)。（2）在圖3.1中，與非門(mén)G4、G5連接構(gòu)成的電路既有接收功能同時(shí)又具有保持功能。在電路中可將與非門(mén)G4、G5連接構(gòu)成的電路看成一個(gè)專(zhuān)門(mén)電路，該電路能接收輸入信號(hào)并按某種邏輯關(guān)系改變輸出端狀態(tài)。在一定條件下，該狀態(tài)不會(huì)發(fā)生改變，即“保持”不變。（3）這類(lèi)具有接收、保持記憶和輸出功能的電路簡(jiǎn)稱(chēng)為“觸發(fā)器”。觸發(fā)器有多種不同的功能和不同的電路形式。觸發(fā)器的電路原理、功能與電路特點(diǎn)是本章學(xué)習(xí)的主要內(nèi)容。目前，各種觸發(fā)器大多通過(guò)集成電路來(lái)實(shí)現(xiàn)。對(duì)這類(lèi)集成電路的內(nèi)部情況我們不必十分關(guān)心，因?yàn)槲覀儗W(xué)習(xí)數(shù)字電子技術(shù)基礎(chǔ)課程的目的不是設(shè)計(jì)集成電路的內(nèi)部電路。

6.實(shí)訓(xùn)思考題

（1）由雙輸入與非門(mén)構(gòu)成的保持電路，其輸出狀態(tài)都與哪些因素有關(guān)?試列出功能表。

（2）若改成六路搶答器，電路將做哪些改動(dòng)?

（3）能否增加其他功能，使搶答器更加實(shí)用?

3.1觸發(fā)器概述

3.1.1觸發(fā)器的電路模型

將兩個(gè)與非門(mén)按實(shí)訓(xùn)3電路中的G4、G5連接方法進(jìn)行接線后，與非門(mén)G5輸出端Q1的狀態(tài)，就能根據(jù)兩個(gè)輸入端A和B的狀態(tài)按某種邏輯關(guān)系進(jìn)行變化。當(dāng)A端輸入低電平時(shí)，Q1端輸出低電平；當(dāng)B端輸入低電平時(shí)，Q1端輸出高電平；若A、B兩端都是高電平時(shí)，Q1端將保持上一個(gè)狀態(tài)不變。即通過(guò)輸入端A、B能使輸出端Q1從一個(gè)穩(wěn)定狀態(tài)“0”轉(zhuǎn)變到另一個(gè)穩(wěn)定狀態(tài)“1”（或從“1”變?yōu)椤?”）。我們將這種輸出端狀態(tài)隨輸入端狀態(tài)的變化而變化的過(guò)程稱(chēng)為接收；將輸出狀態(tài)保持上一個(gè)狀態(tài)不變稱(chēng)為存儲(chǔ)，該存儲(chǔ)信息可作為輸出信號(hào)。凡具有這種功能的電路都可視為觸發(fā)器，其基本模型如圖3.2所示。圖3.2觸發(fā)器模型圖中A、B表示兩個(gè)輸入信號(hào)。輸入端一般都有確定的名稱(chēng)，比如R、S等，輸入端的名稱(chēng)由觸發(fā)器的功能決定。由于內(nèi)部邏輯電路的不同，觸發(fā)器的輸入與輸出信號(hào)間的邏輯關(guān)系也有所不同，其輸出信號(hào)在輸入信號(hào)作用下將按不同的邏輯關(guān)系進(jìn)行變化，從而構(gòu)成了各種不同邏輯功能的觸發(fā)器，如RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器等。

Q、Ｑ表示兩個(gè)邏輯狀態(tài)相反的輸出端，根據(jù)觸發(fā)器的這一特點(diǎn)，不允許出現(xiàn)Q、Q均為同一電平的狀態(tài)。SD、RD為觸發(fā)器的初始狀態(tài)設(shè)置端，低電平有效。當(dāng)SD為低電平時(shí)，Q端被設(shè)置為高電平，稱(chēng)為“置位”(或置1)；當(dāng)RD為低電平時(shí)，Q端被設(shè)置為低電平，稱(chēng)為“復(fù)位”(或清零)。即觸發(fā)器輸出端的初始狀態(tài)可由SD、RD的值來(lái)設(shè)定。3.1.2觸發(fā)器的實(shí)現(xiàn)

1.構(gòu)成觸發(fā)器的基本邏輯單元——基本RS觸發(fā)器

圖3.3（a）是用與非門(mén)組成的基本RS觸發(fā)器的示意圖。R、Ｓ為觸發(fā)器的信號(hào)輸入端，Q、Q為輸出端。與非門(mén)G1的輸出端Q反接到與非門(mén)G2的輸入端，與非門(mén)G2的輸出端Q反接到與非門(mén)G1的輸入端。設(shè)兩個(gè)與非門(mén)輸出端的初始狀態(tài)分別為Q=0,Q=1。圖3.3用與非門(mén)組成的基本RS觸發(fā)器及邏輯符號(hào)（a）基本RS觸發(fā)器;（b）邏輯符號(hào);（c）基本RS觸發(fā)器;（d）邏輯符號(hào)當(dāng)輸入端S=0，R=1時(shí)，與非門(mén)G1的輸出端Q將由低電平轉(zhuǎn)變?yōu)楦唠娖剑捎赒端被接到與非門(mén)G2的輸入端，G2的兩個(gè)輸入端均處于高電平狀態(tài)，使輸出端Q由高電平轉(zhuǎn)變?yōu)榈碗娖綘顟B(tài)。因Q被接到G1的輸入端，使G1的輸出狀態(tài)仍為高電平。即觸發(fā)器被“置位”，Q=1,Q=0。觸發(fā)器被置位后，若輸入端S=1，R=0，G2門(mén)的輸出端Q將由低電平轉(zhuǎn)變?yōu)楦唠娖?，由于Q端被接到G1門(mén)的輸入端，G1門(mén)的兩個(gè)輸入端均處于高電平狀態(tài)，使輸出端Q由高電平轉(zhuǎn)變?yōu)榈碗娖綘顟B(tài)。因Q被接到G2門(mén)的輸入端，使G2門(mén)的輸出狀態(tài)仍為高電平。即觸發(fā)器被“復(fù)位”，Q=0,Q=1。觸發(fā)器被復(fù)位后，若輸入端Ｓ=1，R=0，G1門(mén)的兩個(gè)輸入端均處于高電平狀態(tài)，輸出端Q仍保持為低電平狀態(tài)不變，由于Q端被接到G2門(mén)的輸入端，使Q端仍保持為高電平狀態(tài)不變。即觸發(fā)器處于“保持”狀態(tài)。將觸發(fā)器輸出端狀態(tài)由1變?yōu)?或由0變?yōu)?稱(chēng)為“翻轉(zhuǎn)”。當(dāng)Ｓ=1，R=1時(shí)，觸發(fā)器輸出端狀態(tài)不變，該狀態(tài)將一直保持到有新的置位或復(fù)位信號(hào)到來(lái)為止。不論觸發(fā)器處于何種狀態(tài)，若Ｓ=0，R=0，G1、G2門(mén)的輸出狀態(tài)均變?yōu)楦唠娖?，即Q=1,Ｑ=1。此狀態(tài)破壞了Q與Ｑ間的邏輯關(guān)系，屬非法狀態(tài)，這種情況應(yīng)當(dāng)避免?；綬S觸發(fā)器真值表如表3.2所示，其中Qn表示接收信號(hào)之前觸發(fā)器的狀態(tài)，稱(chēng)為“現(xiàn)態(tài)”；Qn+1表示接收信號(hào)之后的狀態(tài)，稱(chēng)為次態(tài)。式(3.1)是描述基本RS觸發(fā)器輸入

與輸出信號(hào)間邏輯關(guān)系的特征方程。由特征方程可以看出，基本RS觸發(fā)器當(dāng)前的輸出狀態(tài)Qn+1不僅與當(dāng)前的輸入狀態(tài)有關(guān)而且還與其原來(lái)的輸出狀態(tài)Qn有關(guān)。基本RS觸發(fā)器的邏輯符號(hào)如圖3.3（b）所示，在一些文獻(xiàn)中基本RS觸發(fā)器的電路結(jié)構(gòu)和邏輯符號(hào)用圖3.3（c）和（d）表示。

如果在基本RS觸發(fā)器的每個(gè)輸入端前面都接一個(gè)非門(mén)，就構(gòu)成了基本RS鎖存觸發(fā)器。其功能如下：當(dāng)S=1，R=0時(shí)，無(wú)論觸發(fā)器原輸出狀態(tài)如何，輸出端都將變?yōu)镼=1,Ｑ=0；當(dāng)S=0，R=1時(shí)，輸出端都變?yōu)镼=0,Ｑ=1,如圖3.4所示。圖3.4基本RS鎖存觸發(fā)器

2.觸發(fā)器的各種觸發(fā)方式的實(shí)現(xiàn)

1）電平控制觸發(fā)

如圖3.5（a）所示，在上述基本RS鎖存觸發(fā)器的輸入端各串接一個(gè)與非門(mén)，便得到電平控制的RS觸發(fā)器。只有當(dāng)控制輸入端CP=1時(shí)，輸入信號(hào)S、R才起作用（置位或復(fù)位），否則輸入信號(hào)R、S無(wú)效，觸發(fā)器輸出端將繼續(xù)保持原狀態(tài)不變。圖3.5(b)為電平控制RS觸發(fā)器的表示符號(hào)，其特征方程與式(3.1)相同，其真值表如表3.3所示。圖3.5時(shí)鐘控制RS觸發(fā)器及符號(hào)

2）邊沿控制觸發(fā)

時(shí)鐘邊沿控制觸發(fā)器是在控制脈沖的上升沿或下降沿到來(lái)時(shí)觸發(fā)器才接受輸入信號(hào)的觸發(fā)，與電平控制觸發(fā)器相比可增強(qiáng)抗干擾能力，因?yàn)閮H當(dāng)輸入端的干擾信號(hào)恰好在控制脈沖翻轉(zhuǎn)瞬間出現(xiàn)時(shí)才可能導(dǎo)致輸出信號(hào)的偏差，而在該時(shí)刻（時(shí)鐘沿）的前后，干擾信號(hào)對(duì)輸出信號(hào)均無(wú)影響。邊沿觸發(fā)又可分為上升沿觸發(fā)和下降沿觸發(fā)，如圖3.6（a）、（b）所示。圖3.6脈沖沿及表示符號(hào)(a)上升沿觸發(fā)；(b)下降沿觸發(fā)3.1.3各種邏輯功能的觸發(fā)器

1.T′觸發(fā)器

如用時(shí)鐘上升沿作為控制沿，設(shè)觸發(fā)器輸出端現(xiàn)態(tài)Qn=1，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，輸出端應(yīng)翻轉(zhuǎn)到次態(tài)Qn+1=0狀態(tài)；再下一個(gè)時(shí)鐘上升沿到來(lái)時(shí)又翻轉(zhuǎn)到Qn+1=1狀態(tài)。即時(shí)鐘上升沿每到來(lái)一次，觸發(fā)器的輸出狀態(tài)都翻轉(zhuǎn)一次，這種觸發(fā)器稱(chēng)之為T(mén)′觸發(fā)器。圖3.7所示是由邊沿控制RS觸發(fā)器通過(guò)引入連接線得到的T′觸發(fā)器。圖中將S端與Ｑ端相連，R端與Q端相連。從圖3.7可以看出，T′觸發(fā)器只有時(shí)鐘輸入端CP，而沒(méi)有其他信號(hào)輸入端。在時(shí)鐘脈沖的作用下，觸發(fā)器狀態(tài)將發(fā)生翻轉(zhuǎn)。設(shè)觸發(fā)器初態(tài)為Q=0，Ｑ=1，即R=0，S=1。根據(jù)RS觸發(fā)器的特征，此時(shí)觸發(fā)器處于置1工作狀態(tài)。所以，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，觸發(fā)器翻轉(zhuǎn)為Q=1,Ｑ=0狀態(tài),即R=1，S=0。此時(shí)觸發(fā)器處于復(fù)位狀態(tài)。當(dāng)下一個(gè)時(shí)鐘上升沿到來(lái)時(shí)，觸發(fā)器又翻轉(zhuǎn)為Q=0，Ｑ=1狀態(tài)。如此重復(fù)下去。T′觸發(fā)器的波形如圖3.8所示。由圖可見(jiàn)，每當(dāng)時(shí)鐘CP上升沿到來(lái)時(shí)觸發(fā)器便發(fā)生翻轉(zhuǎn)。圖3.8T′觸發(fā)器波形圖

T′觸發(fā)器的真值表如表3.4所示。表中一般不給出時(shí)鐘觸發(fā)方式。

T′觸發(fā)器的特征方程為

Qn+1=Ｑn

(3.2)

2.T觸發(fā)器

根據(jù)應(yīng)用要求需要通過(guò)一個(gè)附加控制端來(lái)控制T′觸發(fā)器的工作狀態(tài)，其電路和邏輯符號(hào)如圖3.9所示。就是在T′觸發(fā)器的兩個(gè)輸入端分別增加一個(gè)與門(mén)，以附加控制端T同時(shí)控制兩個(gè)與門(mén)的輸入端。當(dāng)T=1時(shí)，兩個(gè)與門(mén)輸入允許，R、S輸入信號(hào)通過(guò)與門(mén)輸入，此時(shí)觸發(fā)器工作狀態(tài)與T′觸發(fā)器相同，即在每個(gè)時(shí)鐘沿到來(lái)時(shí)觸發(fā)器發(fā)生翻轉(zhuǎn)。圖3.9邊沿控制T觸發(fā)器及邏輯符號(hào)（a）T觸發(fā)器;（b）邏輯符號(hào)（上升沿與下降沿）當(dāng)T=0時(shí)，兩個(gè)與門(mén)被封鎖，其輸出端均為高電平，根據(jù)RS觸發(fā)器的特征，此時(shí)觸發(fā)器處于保持狀態(tài)。盡管此時(shí)有時(shí)鐘輸入，由于輸入信號(hào)R、S無(wú)法通過(guò)與門(mén)，所以觸發(fā)器的輸出狀態(tài)不變。T觸發(fā)器的波形如圖3.10所示。將這種帶T控制端的T′觸發(fā)器稱(chēng)為T(mén)觸發(fā)器，其真值表如表3.5所示。圖3.10T觸發(fā)器的波形圖

T觸發(fā)器的特征方程為

由圖3.9可以看出，T觸發(fā)器具有一個(gè)信號(hào)輸入端;由于受時(shí)鐘脈沖控制，輸出現(xiàn)態(tài)Qn與輸入信號(hào)的狀態(tài)決定了輸出次態(tài)Qn+1的狀態(tài)。(3.3)

3.D觸發(fā)器

在各種觸發(fā)器中，D觸發(fā)器是一種應(yīng)用比較廣泛的觸發(fā)器。D觸發(fā)器可由圖3.5所示的RS觸發(fā)器獲得。如圖3.11所示，D觸發(fā)器將加到S端的輸入信號(hào)經(jīng)非門(mén)取反后再加到R輸入端，即R端不再由外部信號(hào)控制。圖3.11時(shí)鐘狀態(tài)控制D觸發(fā)器及邏輯符號(hào)（a）D觸發(fā)器;（b）邏輯符號(hào)當(dāng)時(shí)鐘端CP=1時(shí),若D=1,則觸發(fā)器輸入端S=1，R=0，根據(jù)RS觸發(fā)器的特性可知，觸發(fā)器被置1，即Q=D=1；若D=0，則S=0，R=1，觸發(fā)器被復(fù)位，即Q=D=0。

當(dāng)時(shí)鐘端CP=0時(shí)，電路與圖3.5的時(shí)鐘控制RS觸發(fā)器相同，其輸出端保持原狀態(tài)不變。D觸發(fā)器的波形如圖3.12所示。其特征方程為

Qn+1=D(3.4)

D觸發(fā)器的真值表如表3.6所示。圖3-12D觸發(fā)器的波形圖

4.JK觸發(fā)器

借助圖3.9的T觸發(fā)器，就能得到我們所要尋求的通用JK觸發(fā)器。將圖中與T端相連的S端和R端的連線斷開(kāi)，分別用J、K表示新輸入端就能達(dá)到目的。邊沿控制JK觸發(fā)器電路及邏輯符號(hào)如圖3.13所示。設(shè)觸發(fā)器輸出初始狀態(tài)為Q=0,Ｑ=1，則輸入端S=1，R=0。圖3.13邊沿控制的JK觸發(fā)器及其邏輯符號(hào)（a）JK觸發(fā)器;（b）邏輯符號(hào)（上升沿）;（c）邏輯符號(hào)（下降沿）;（d）簡(jiǎn)化符號(hào)若輸入信號(hào)J=0，K=0，和輸入端S、R狀態(tài)相與后，使觸發(fā)器輸入信號(hào)均為低電平，根據(jù)RS觸發(fā)器特性，觸發(fā)器處于保持狀態(tài)，當(dāng)時(shí)鐘沿到來(lái)時(shí)，觸發(fā)器輸出狀態(tài)保持不變。

若J=1，K=0，和S、R端狀態(tài)相與后，使觸發(fā)器滿足置1條件。當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，觸發(fā)器被置1,即Q=1，Ｑ=0。此時(shí)，若J=0，K=1，和S、R端狀態(tài)相與后，使觸發(fā)器滿足置0條件，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，觸發(fā)器又被置0。此時(shí)，若J=K=1，和S、R端狀態(tài)相與后，當(dāng)時(shí)鐘沿到來(lái)時(shí)，觸發(fā)器輸出端Q由0翻轉(zhuǎn)到1。如果J、K狀態(tài)仍都為1，和S、R端狀態(tài)相與后，當(dāng)時(shí)鐘沿到來(lái)時(shí)，Q端又翻轉(zhuǎn)為0?？梢?jiàn)，根據(jù)J、K端輸入狀態(tài)的不同，觸發(fā)器可以處于保持狀態(tài)，也可以被置1或置0。

在J=K=1情況下，每當(dāng)時(shí)鐘沿到來(lái)時(shí)，觸發(fā)器都發(fā)生翻轉(zhuǎn)。其上升沿觸發(fā)的波形圖如圖3.14所示。

邊沿控制JK觸發(fā)器的特征方程為

(3.5)

JK觸發(fā)器的真值表如表3.7所示。有些JK觸發(fā)器還增加了與控制時(shí)鐘無(wú)關(guān)的異步置1端（S）和置0端（R）,如圖3.13（b）、（c）所示。

圖3.15為主從JK觸發(fā)器的電路結(jié)構(gòu)及邏輯符號(hào)。圖3.15主從JK觸發(fā)器的電路及邏輯符號(hào)（a）主從JK觸發(fā)器的電路；（b）邏輯符號(hào)這種觸發(fā)器由兩個(gè)觸發(fā)器組成。在圖3.15所示電路中，由與非門(mén)G5~G8組成的JK觸發(fā)器用來(lái)接收輸入信息，稱(chēng)為主觸發(fā)器；由與非門(mén)G1~G4組成的同步RS觸發(fā)器用來(lái)接收來(lái)自于主觸發(fā)器的輸出信息，稱(chēng)為從觸發(fā)器。

3.2觸發(fā)器間的相互轉(zhuǎn)換

1.JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器

比較JK觸發(fā)器的特征方程Qn+1=JＱn+ＫQn與D觸發(fā)器的特征方程Qn+1=D可知，如果令JK觸發(fā)器中的J=D，Ｋ=D，即K=D,則JK觸發(fā)器的特征方程將變?yōu)槟敲碕K觸發(fā)器的特征方程就變成了與D觸發(fā)器的特征方程完全相同的形式?？梢?jiàn)，如果將JK觸發(fā)器中的J端連到D，K端連到D，JK觸發(fā)器就變成了D觸發(fā)器。將主從JK觸發(fā)器轉(zhuǎn)換為主從D觸發(fā)器的電路如圖3.16所示。圖3.16主從JK觸發(fā)器轉(zhuǎn)換為主從D觸發(fā)器電路圖

2.JK觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器

由JK觸發(fā)器的特征方程Qn+1=JＱn+ＫQn可知，只要令J=T，K=T,JK觸發(fā)器的特征方程就變成為Qn+1=TＱn

+ＫQn，與T觸發(fā)器的特征方程（3.3）式相比較完全相同。可見(jiàn)，如果將JK觸發(fā)器中的J、K端都連到T，JK觸發(fā)器就變成了T觸發(fā)器。將主從JK觸發(fā)器轉(zhuǎn)換為主從T觸發(fā)器和T′觸發(fā)器(令T=1)的電路，如圖3.17所示。圖3.17主從JK觸發(fā)器轉(zhuǎn)換為主從T、T′觸發(fā)器

3.D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器

比較D觸發(fā)器的特征方程Qn+1=D與JK觸發(fā)器的特征方程Qn+1=JＱn+ＫQn可知，只要能保證D=JＱn+ＫQn，則D觸發(fā)器就變成了JK觸發(fā)器。其電路如圖3.18所示，通過(guò)增加輔助電路（虛框內(nèi)電路）就能實(shí)現(xiàn)兩者的轉(zhuǎn)換。圖3.18D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器

4.D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器

比較D觸發(fā)器的特征方程Qn+1=D與T觸發(fā)器的特征方程Qn+1=TＱn+ＴQn可知，只要能保證D=TＱn+ＴQn=TQ，則D觸發(fā)器就變成了T觸發(fā)器。如圖3.19所示，通過(guò)增加一個(gè)異或門(mén)就能實(shí)現(xiàn)兩者的轉(zhuǎn)換。若令T=1，則D觸發(fā)器就變成了T′觸發(fā)器。圖3.19D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器3.3觸發(fā)器的應(yīng)用

3.3.1觸發(fā)器構(gòu)成寄存器

每個(gè)觸發(fā)器都能寄存1位二進(jìn)制信息，因此觸發(fā)器可用來(lái)構(gòu)成移位寄存器。圖3.20為4位寄存器的電路圖。圖3.20觸發(fā)器構(gòu)成的寄存器電路圖3.3.2觸發(fā)器構(gòu)成移位寄存器

移位寄存器可將寄存器有效的二進(jìn)制數(shù)進(jìn)行左移或右移。用觸發(fā)器構(gòu)成的移位寄存器如圖3.21所示，它將各觸發(fā)器的輸入與輸出之間串行連接。各觸發(fā)器的時(shí)鐘控制端連在一起，即采用了同步控制。設(shè)所有觸發(fā)器的初始狀態(tài)都處于0狀態(tài)（Q=0，Ｑ=1）。在控制時(shí)鐘的連續(xù)作用下，被存儲(chǔ)的二進(jìn)制數(shù)（0101B）一位接一位地從左向右移動(dòng)。根據(jù)D觸發(fā)器的特點(diǎn)，當(dāng)時(shí)鐘脈沖沿到來(lái)時(shí)，輸出端的狀態(tài)與輸入端狀態(tài)相同，Qn+1=D。所以在時(shí)鐘端每來(lái)一個(gè)CP脈沖都會(huì)引起所有觸發(fā)器狀態(tài)向右移動(dòng)一位，若來(lái)4個(gè)時(shí)鐘脈沖，移位寄存器就存儲(chǔ)了4位二進(jìn)制信息Q0Q1Q2Q3=0101。圖3.21觸發(fā)器構(gòu)成的移位寄存器的電路圖3.3.3觸發(fā)器構(gòu)成單脈沖去抖電路

圖3.22（a）是用基本RS觸發(fā)器構(gòu)成的單脈沖去抖電路。設(shè)開(kāi)關(guān)S的初始位置打在B點(diǎn)，此時(shí)，觸發(fā)器被置0，輸出端Q=0，Ｑ=1；當(dāng)開(kāi)關(guān)S由B點(diǎn)打到A點(diǎn)后，觸發(fā)器被置1，輸出端Q=1，Ｑ=0；當(dāng)開(kāi)關(guān)S由A點(diǎn)再打回到B點(diǎn)后，觸發(fā)器的輸出又變回原來(lái)的狀態(tài)Q=0，Ｑ=1。在觸發(fā)器的Q端產(chǎn)生一個(gè)正脈沖。雖然在開(kāi)關(guān)S由B到A或由A到B的運(yùn)動(dòng)過(guò)程中會(huì)出現(xiàn)與A、B兩點(diǎn)都不接觸的中間狀態(tài)，但此時(shí)觸發(fā)器輸入端均為高電平狀態(tài)，根據(jù)RS觸發(fā)器的特征可知，觸發(fā)器的輸出狀態(tài)將繼續(xù)保持原來(lái)狀態(tài)不變,直到開(kāi)關(guān)S到達(dá)A或B點(diǎn)為止。同理，當(dāng)開(kāi)關(guān)S在A點(diǎn)附近或B點(diǎn)附近發(fā)生抖動(dòng)時(shí)，也不會(huì)影響觸發(fā)器的輸出狀態(tài)，即觸發(fā)器同樣會(huì)保持原狀態(tài)

不變。由此可見(jiàn)，該電路能在輸入開(kāi)關(guān)的作用下產(chǎn)生一個(gè)理想的單脈沖信號(hào)，消除了抖動(dòng)現(xiàn)象。其脈沖波形如圖3.22（b）所示。圖中，tA1為S第一次打到A的時(shí)刻，tB1為S第一次打到B的時(shí)刻，tA2為S第二次打到A的時(shí)刻，tB2為

S第二次打到B的時(shí)刻。圖3.22單脈沖去抖電路（a）電路圖;（b）單脈沖波形3.3.4觸發(fā)器構(gòu)成分頻電路

用D觸發(fā)器可以構(gòu)成分頻電路，其電路及波形如圖3.23（a）所示。圖中CP是由信號(hào)源或振蕩電路發(fā)出的脈沖信號(hào)，將Ｑ接到D端。設(shè)D觸發(fā)器的初始狀態(tài)為Q=0,Ｑ=1，

即D=Ｑ=1。圖3.23D觸發(fā)器組成的分頻和倍頻電路（a）分頻電路及時(shí)序;（b）倍頻電路及時(shí)序若在其輸出端再串接一個(gè)同樣的分頻電路就能實(shí)現(xiàn)四分頻，同理若接n個(gè)分頻電路就能構(gòu)成1/2n倍的分頻器。如果按圖3.23（b）進(jìn)行接線，還可構(gòu)成倍頻電路，其原理讀者可自行分析。

3.4555定時(shí)器及其應(yīng)用

1.555定時(shí)器的基本結(jié)構(gòu)

圖3.24是555集成定時(shí)器的電路結(jié)構(gòu)及符號(hào)。555集成定時(shí)器由五部分組成：分壓器、比較器、基本RS觸發(fā)器、晶體管開(kāi)關(guān)和輸出緩沖器。下面是對(duì)它們的簡(jiǎn)要介紹。圖3.24555集成定時(shí)器的電路結(jié)構(gòu)及符號(hào)（1）分壓器。比較器C1的同相輸入端U+=(2/3)VCC，比較器C2的反相輸入端U_=(1/3)VCC。CO端為外加電壓控制端。通過(guò)該端的外加電壓UCO可改變C1、C2的參考電壓。工作中不使用CO端時(shí)，一般CO端都通過(guò)一個(gè)0.01μF的電容接地，以旁路高頻干擾。（2）比較器。555有兩個(gè)完全相同的高精度電壓比較器C1和C2。當(dāng)U+＞U_時(shí)，比較器輸出高電平(uO=VCC)；當(dāng)U+＜U_時(shí)，比較器輸出低電平(uO=0)。比較器的輸入端基本上不向外電路索取電流，其輸入電阻可視為無(wú)窮大。（3）基本RS觸發(fā)器。由兩個(gè)與非門(mén)G1、G2組成基本RS觸發(fā)器。兩個(gè)比較器的輸出信號(hào)uO1和uO2決定觸發(fā)器的輸出端狀態(tài)。R是專(zhuān)門(mén)設(shè)置的可從外部進(jìn)行置0的復(fù)位端，

當(dāng)R=0時(shí)，將RS觸發(fā)器預(yù)置為Q=0，Ｑ=1狀態(tài)；當(dāng)R=1時(shí)，RS觸發(fā)器維持原狀態(tài)不變。（4）晶體管開(kāi)關(guān)。由V管構(gòu)成。當(dāng)基極為低電平時(shí)，V管截止；當(dāng)基極為高電平時(shí)，V管飽和導(dǎo)通，起到開(kāi)關(guān)的作用。

（5）輸出緩沖器。由非門(mén)G3組成，用于增大對(duì)負(fù)載的驅(qū)動(dòng)能力和隔離負(fù)載對(duì)555集成電路的影響。

2.555集成電路的應(yīng)用

1）555集成電路構(gòu)成施密特觸發(fā)器

如圖3.25（a）所示，將TH和TR端連接在一起，作為輸入端；R端與VCC端連接到電源；CO端通過(guò)0.01μF電容接地，就可以構(gòu)成施密特觸發(fā)器。根據(jù)圖3.25可知，當(dāng)輸入信號(hào)uI上升到(2／3)VCC時(shí)，TR端電壓大于(1/3)VCC，則比較器C2的輸出uO2=1，比較器C1的輸出uO1=0，使RS觸發(fā)器為0狀態(tài)，即Q=0，Q=1，經(jīng)門(mén)電路作用后，輸出端uO=0。若uI繼續(xù)上升，輸出狀態(tài)保持不變。圖3.25555集成電路構(gòu)成施密特觸發(fā)器的電路及波形圖(a)結(jié)構(gòu)圖；(b)波形圖施密特觸發(fā)器可將正矩形波、正弦波、三角波變換為矩形波，如圖3.26（a）所示；也可將被干擾的不規(guī)則的矩形波整形為規(guī)則矩形波，如圖3.26（b）所示；還可對(duì)輸入的隨機(jī)脈沖的幅度進(jìn)行鑒別，如圖3.26（c）所示。圖3.26施密特觸發(fā)器的用途

2）555集成電路構(gòu)成振蕩器

如圖3.27所示，電阻R1、R2及電容C構(gòu)成了一個(gè)充放電電路。在接通電源后，電源VCC通過(guò)R1和R2對(duì)電容C充電，充電時(shí)間常數(shù)τ1=（R1+R2）C。圖3.27555集成電路構(gòu)成多諧振蕩器及波形圖接通電源前電容C上無(wú)電荷，所以接通電源瞬間，C來(lái)不及充電，這時(shí)uC=0,比較器C1的輸出為1，比較器C2的輸出為0，基本RS觸發(fā)器為1狀態(tài)(Q=1，Ｑ=0)，經(jīng)非門(mén)G3使振蕩器輸出uO=UOH（uO≈VCC）。此時(shí)，由于與非門(mén)G2輸出為0，開(kāi)關(guān)放電管V的基極為0，V管截止。隨著充電的進(jìn)行，uC逐漸增加，當(dāng)uC上升到(2/3)VCC時(shí)，比較器C1的輸出跳變?yōu)?，基本RS觸發(fā)器立即翻轉(zhuǎn)到

0狀態(tài)(Q=0，Q=1),uO=UOL,V管飽和導(dǎo)通。此時(shí)電容C開(kāi)始放電，放電回路是C→R2→TD→地，放電時(shí)間常數(shù)τ2=R2C（忽略TD的飽和電阻RCES）。當(dāng)電容C放電，uC下降到(1/3)VCC時(shí)，比較器C2的輸出跳變?yōu)?，基本RS觸發(fā)器立即翻轉(zhuǎn)到1狀態(tài)(Q=1，Q=0)，振蕩器輸出uO=UOH，